長(zhǎng)江存儲(chǔ)工藝研發(fā)團(tuán)隊(duì)存儲(chǔ)芯片制造工藝改進(jìn)方面的最新成果

近日，長(zhǎng)江存儲(chǔ)工藝研發(fā)團(tuán)隊(duì)在第五屆IEEE EDTM上發(fā)表存儲(chǔ)芯片制造工藝改進(jìn)方面的最新成果，通過探明磷摻雜工藝缺陷的形成機(jī)理，提出并驗(yàn)證了兩種表面處理解決方案，解決了工藝制造中存在的問題，提高了器件制造的可靠性，為提升產(chǎn)品品質(zhì)夯實(shí)了技術(shù)研發(fā)基礎(chǔ)。

研究背景

在3D NAND閃存中，氧化物-多晶硅-氧化物堆疊結(jié)構(gòu)是存儲(chǔ)單元陣列底層共同源，為獲得更好的電性能和更低界面粗糙度，LPCVD高濃度原位摻磷非晶硅是首選工藝。但當(dāng)磷的摻雜濃度超過硅的固溶度極限，會(huì)導(dǎo)致大部分磷處于不穩(wěn)定狀態(tài)并形成表面沉積。另外，在氧化層生長(zhǎng)工藝中，TEOS（正硅酸乙酯：Si（OC2H5）4）熱分解是最簡(jiǎn)單和成本最低的方法，但在氧化層表面會(huì)有一些未完全反應(yīng)的含氧基團(tuán)。在薄膜沉積過程中，表面的磷和含氧基團(tuán)會(huì)導(dǎo)致氧化物異常生長(zhǎng)局部，從而形成球狀凸點(diǎn)缺陷（bump defects），影響后續(xù)工藝，甚至影響器件功能。

長(zhǎng)江存儲(chǔ)-中科院微電子所產(chǎn)研聯(lián)合團(tuán)隊(duì)為改善這類工藝缺陷，詳細(xì)研究了多晶硅上下界面缺陷的形成機(jī)理，并采用濕法清洗，使兩界面處的凸點(diǎn)缺陷數(shù)量明顯減少，大大提高了成品率。

相關(guān)成果以“Optimization of Bump Defect at High-concentration In-situ Phosphorus Doped Polysilicon/TEOS Oxide Interface for 3D NAND Flash Memory Application”發(fā)表于第五屆IEEE電子器件技術(shù)與制造會(huì)議（IEEE Electron Devices Technology and Manufacturing Conference），趙冬雪為第一作者，夏志良與霍宗亮為共同通訊作者。

研究?jī)?nèi)容

團(tuán)隊(duì)通過研究上下氧化層界面產(chǎn)生凸點(diǎn)缺陷的形成機(jī)理，發(fā)現(xiàn)這是磷與界面上含氧基團(tuán)相互作用的結(jié)果。團(tuán)隊(duì)采取了兩種濕法工藝去除磷和含氧基團(tuán)：方法1適用于TEOS氧化層的表面處理，處理液由S1與S2組成，S1是一種富羥基溶液，可在不損傷氧化層的同時(shí)去除氧化基團(tuán)；S2是一種堿性溶液，可確保硅晶圓表面的親水性以免在后續(xù)流程中形成水印缺陷；方法2適用于非晶硅的表面處理，處理化學(xué)劑由S3與S4組成，S3溶液用于去除硅表面P205雜質(zhì);S4是一種氧化性氣體，通過再次氧化形成一層致密薄膜防止形成磷沉積。

結(jié)果表明，這兩種方法都可以解決重?fù)搅锥嗑Ч枧c正硅酸酯氧化物界面的缺陷，經(jīng)處理后缺陷數(shù)量明顯減少。

前景展望

團(tuán)隊(duì)通過對(duì)于閃存芯片制造工藝缺陷的深入研究，探明了缺陷形成機(jī)理，提出了工藝解決方案，并在驗(yàn)證中取得了良好的改進(jìn)效果，解決了工藝制造中存在的問題，提高了器件制造的可靠性，將會(huì)成為長(zhǎng)江存儲(chǔ)提升產(chǎn)品品質(zhì)的又一助推劑。長(zhǎng)江存儲(chǔ)在存儲(chǔ)芯片的技術(shù)突破既是研發(fā)和工藝端數(shù)千人汗水的凝聚，也是產(chǎn)業(yè)鏈上下游通力協(xié)作的成果，祝愿集成電路學(xué)界和產(chǎn)業(yè)界的合作能夠?qū)崿F(xiàn)更多產(chǎn)品的落地，助力中國(guó)芯冉冉升起。

團(tuán)隊(duì)介紹

霍宗亮，長(zhǎng)江存儲(chǔ)聯(lián)席首席技術(shù)官，微電子所納米加工與新器件集成技術(shù)研究室研究員、博士生導(dǎo)師，現(xiàn)研究方向?yàn)樾滦?a target="_blank">半導(dǎo)體存儲(chǔ)技術(shù)方。2003年博士畢業(yè)于北京大學(xué)微電子學(xué)專業(yè)，后曾任職于三星半導(dǎo)體研發(fā)中心。

夏志良，長(zhǎng)江存儲(chǔ)技術(shù)中心工藝整合研發(fā)處負(fù)責(zé)人，微電子所博士生導(dǎo)師、正高級(jí)工程師。2007年博士畢業(yè)于北京大學(xué)，后曾任三星半導(dǎo)體研究所首席工程師，研究方向?yàn)榇鎯?chǔ)器工藝與器件技術(shù)。

中國(guó)科學(xué)院微電子研究所，前身為原中國(guó)科學(xué)院109廠，成立于1958年，1986與中科院半導(dǎo)體體、計(jì)算技術(shù)所與大規(guī)模集成電路部分合并，2003年9月正式更名為中國(guó)科學(xué)院微電子研究所。微電子所是國(guó)內(nèi)微電子領(lǐng)域?qū)W科方向布局最完整的綜合研究與開發(fā)機(jī)構(gòu)，是國(guó)家科技重大專項(xiàng)集成電路裝備及工藝前瞻性研發(fā)牽頭組織單位，是中國(guó)科學(xué)院大學(xué)微電子學(xué)院的依托單位，是中國(guó)科學(xué)院集成電路創(chuàng)新研究院的籌建依托單位。

現(xiàn)擁有2個(gè)基礎(chǔ)研究類中國(guó)科學(xué)院重點(diǎn)實(shí)驗(yàn)室、4個(gè)行業(yè)服務(wù)類研發(fā)中心、5個(gè)行業(yè)應(yīng)用類研發(fā)中心、4個(gè)核心產(chǎn)品類研發(fā)中心。

長(zhǎng)江存儲(chǔ)科技有限責(zé)任公司成立于2016年7月，是一家專注于3D NAND閃存設(shè)計(jì)制造一體化的IDM集成電路企業(yè)。在國(guó)家科技重大專項(xiàng)02專項(xiàng)的支持下，長(zhǎng)江存儲(chǔ)與微電子所長(zhǎng)期產(chǎn)研合作，自主研發(fā)了獨(dú)具創(chuàng)新的Xtacking技術(shù)，成功解決了存儲(chǔ)陣列與讀寫電路的分離加工和整合集成的技術(shù)難題，并在產(chǎn)品端獲得了豐碩的突破性成果：

● 2017年底，長(zhǎng)存推出首款自主設(shè)計(jì)的32層3D NAND閃存芯片；

● 2019年9月，搭載Xtacking自主架構(gòu)的64層TLC 3D NAND閃存芯片正式量產(chǎn)；

● 2020年4月，128層TLC/QLC兩款產(chǎn)品研發(fā)成功，其中X2-6070型號(hào)作為業(yè)界首款128層QLC閃存，擁有業(yè)界最高的I/O速度，最高的存儲(chǔ)密度和最高的單顆容量。

責(zé)任編輯：haq