EDA引入機(jī)器學(xué)習(xí)，后端設(shè)計(jì)工程師集體失業(yè)？！
電子發(fā)燒友網(wǎng)報(bào)道（文/周凱揚(yáng)）隨著人工智能和機(jī)器學(xué)習(xí)的崛起，人工成本的提高，不少人類崗位被機(jī)器所替代，甚至許多重度依靠腦力活動(dòng)的工作也在被危及，后端設(shè)計(jì)工程師就是其中之一。 EDA在不斷的迭代升級(jí)下，工程師們用起來也越來越得心應(yīng)手，工作量都得到了簡化。但諸位后端設(shè)計(jì)工程師有沒有害怕自己吃飯的工具變得越來越智能，最終有一天替代自己？EDA
引入機(jī)器學(xué)習(xí)，是威脅還是福利？
Cerebrus floorplan自動(dòng)優(yōu)化 / Cadence 在Cadence給出的演示中，5nm手機(jī)CPU需要工程師團(tuán)隊(duì)數(shù)月的工作，最終實(shí)現(xiàn)了3.5GHz的頻率。而在運(yùn)用Cerebrus的幫助下，1名工程師在10天內(nèi)的時(shí)間里就將頻率提升了420MH。這樣的生產(chǎn)力提升升可能是每個(gè)芯片設(shè)計(jì)公司都想要看到的結(jié)果，因?yàn)樗母嗍荂PU的時(shí)間而不是工程師自己的時(shí)間，更不用說可觀的性能提升了。 考慮到Cerebrus正是希臘神話中看守地獄的三頭犬Cerberus的易位詞，說不定對(duì)許多初級(jí)工程師來說真的象征著“地獄”之門大開。 但它真正的象征意義可能更接近于大腦“Cerebrum”，為工程師們提供一個(gè)擁有自主思考能力的工具，同時(shí)也幫助工程師構(gòu)思更好的芯片設(shè)計(jì)。據(jù)外媒Anandtech了解到，Cadence提供的工具里還會(huì)加入回放功能?；胤殴δ軙?huì)記錄增強(qiáng)學(xué)習(xí)的過程中每一次迭代，這讓工程師可以更好地確定設(shè)計(jì)過程，并理解最終設(shè)計(jì)。
芯片設(shè)計(jì)上的人類VS機(jī)器學(xué)習(xí)，已有敗績
引入機(jī)器學(xué)習(xí)，是威脅還是福利？
許多頂尖的IC設(shè)計(jì)都需要在設(shè)計(jì)上進(jìn)行優(yōu)化，從而改善我們常說的PPA（性能、功率、面積，有時(shí)還有成本）。在規(guī)劃好芯片架構(gòu)，確定了工藝節(jié)點(diǎn)后，剩下的開發(fā)工作就是設(shè)計(jì)了。不少設(shè)計(jì)工作，需要工程師團(tuán)隊(duì)數(shù)月的優(yōu)化，EDA廠商推出云方案之后，也有部分公司借助云方案來完成優(yōu)化和驗(yàn)證工作，以求節(jié)省總開發(fā)周期。 以上過程的主導(dǎo)者依然是設(shè)計(jì)者本身，甚至不少設(shè)計(jì)者認(rèn)為當(dāng)今的芯片復(fù)雜度是機(jī)器學(xué)習(xí)和AI無法企及的，而且還在飛速增長中。然而在機(jī)器學(xué)習(xí)的演進(jìn)下，EDA一直在研究如何將其引入軟件中去，為芯片設(shè)計(jì)帶來顛覆性的改變。
芯片設(shè)計(jì)上的人類VS機(jī)器學(xué)習(xí)，已有敗績
在這場(chǎng)人類與機(jī)器學(xué)習(xí)的設(shè)計(jì)大戰(zhàn)里，其實(shí)人類已經(jīng)有過敗績了。今年6月9日，谷歌在《自然》雜志上發(fā)表了一篇論文，就講述了谷歌計(jì)劃用AI來設(shè)計(jì)下一代AI加速器（TPU）。 該論文著重說明了在機(jī)器學(xué)習(xí)在布局上的優(yōu)勢(shì)，自動(dòng)布局布線已經(jīng)不是什么新鮮事了，然而機(jī)器學(xué)習(xí)的引入還是為其算法帶來了大革新。論文稱復(fù)雜芯片的設(shè)計(jì)需太過耗時(shí)，工程師需要花上大量時(shí)間來布局和迭代其設(shè)計(jì)，每次設(shè)計(jì)后最多還要72小時(shí)來評(píng)估，最終導(dǎo)致工程時(shí)長拖到數(shù)月之久。 這在AI芯片公司尤其常見，不少大會(huì)上AI芯片公司大肆宣揚(yáng)其核心設(shè)計(jì)，但最終芯片成品可能要數(shù)個(gè)月乃至一年后才能推出。只有設(shè)計(jì)評(píng)估工作順利進(jìn)行，才會(huì)擁有比上一版更優(yōu)秀的PPA。 在谷歌的實(shí)驗(yàn)中，他們根據(jù)大量網(wǎng)表和布局建立了一個(gè)神經(jīng)網(wǎng)絡(luò)。同樣在6個(gè)小時(shí)的設(shè)計(jì)流程下，該方法生成的floorplan從各個(gè)層面上都優(yōu)于或近似于人類手工設(shè)計(jì)。
人機(jī)對(duì)比 / Nature
上圖就是谷歌曾經(jīng)展示過的人機(jī)大戰(zhàn)結(jié)果，左圖為人工設(shè)計(jì)的floorplan，花費(fèi)了6至8周的工作時(shí)間。而右圖是AI設(shè)計(jì)的floorplan，僅僅花費(fèi)了24個(gè)小時(shí)。不過因?yàn)榘藱C(jī)密設(shè)計(jì)，兩張圖都已經(jīng)經(jīng)過了模糊處理。
盡管從這些例子看來，工程師的位置岌岌可危，但這些并不是EDA引入機(jī)器學(xué)習(xí)的意義。Synopsys其實(shí)也早在去年推出了AI驅(qū)動(dòng)的設(shè)計(jì)系統(tǒng)方案DSO.ai，其團(tuán)隊(duì)在官方采訪中提到：DSO.ai之類方案并非芯片設(shè)計(jì)的“綠色按鈕”，一鍵按下交由AI自行操作。真正的權(quán)力依然掌握在設(shè)計(jì)者手中，只不過將不少設(shè)計(jì)工作從手動(dòng)變?yōu)榱苏嬲饬x上的自動(dòng)而已。
結(jié)語
雖然EDA確實(shí)都在逐步引入機(jī)器學(xué)習(xí)，但這與過去的升級(jí)其實(shí)性質(zhì)無差，仍然是在為工程師省去重復(fù)性的優(yōu)化排錯(cuò)工作。目前這些工具所能提供的依然是“AI輔助芯片設(shè)計(jì)”，而不是“AI自動(dòng)設(shè)計(jì)芯片”。
“自己設(shè)計(jì)的AI芯片替代自己”的情況在很長一段時(shí)間內(nèi)都不會(huì)發(fā)生的。再者，編者的工作可能會(huì)比諸位工程師更早一步被機(jī)器學(xué)習(xí)和AI替代，屆時(shí)，它們寫出的文章可能會(huì)換上一個(gè)更有威懾力的標(biāo)題。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
eda
+關(guān)注
關(guān)注
71文章
2660瀏覽量
172259 -
后端設(shè)計(jì)
+關(guān)注
關(guān)注
0文章
12瀏覽量
8590
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
硬件工程師VS軟件工程師|硬件工程師看到這都淚目了！#硬件設(shè)計(jì) #硬件工程師 #電子工程師 #軟件工程師
硬件工程師
安泰小課堂
發(fā)布于 :2024年09月25日 18:47:52
【試用評(píng)選】為昕原理圖設(shè)計(jì)EDA軟件（Jupiter）試用活動(dòng)評(píng)選結(jié)果公布
流程，功能設(shè)計(jì)更智能化，界面操作更人性化，讓硬件工程師使用得更愉悅、順暢。為昕科技旨在通過新技術(shù)提高硬件工程師設(shè)計(jì)原理圖的效率，加速完善國產(chǎn)EDA布局，面向電子系統(tǒng)/產(chǎn)品研發(fā)全流程，提供更高效、更智能
發(fā)表于 07-22 17:07
干硬件這一行，各種辛酸只有同行才懂吧 ? #電路設(shè)計(jì) #電子愛好者 #硬件工程師 #電子工程師
硬件工程師
揚(yáng)興科技
發(fā)布于 :2024年05月29日 18:23:29
嵌入式軟件工程師和硬件工程師的區(qū)別?
、機(jī)器人等。 定義和工作職責(zé) 嵌入式軟件工程師的主要職責(zé)包括但不限于：設(shè)計(jì)、開發(fā)、測(cè)試和調(diào)試嵌入式軟件應(yīng)用程序，以滿足特定硬件和軟件要求。他們需要理解并掌握嵌入式系統(tǒng)的基本原理，熟悉相關(guān)硬件接口
發(fā)表于 05-16 11:00
“班長！說好畢業(yè)后當(dāng)硬件工程師，你怎么..." #搞笑 #電子行業(yè) #電子工程師 #晶振 #揚(yáng)興科技
電子工程師
揚(yáng)興科技
發(fā)布于 :2024年05月04日 01:33:18
一位硬件工程師的歷練之路：從入門學(xué)習(xí)理論到... #搞笑 #硬件工程師 #電子工程師 #揚(yáng)興科技
硬件工程師揚(yáng)興科技
揚(yáng)興科技
發(fā)布于 :2024年03月13日 17:50:21
豪威集團(tuán) 天津 招聘模擬電路設(shè)計(jì)工程師
工作職責(zé)
完成模擬電路的設(shè)計(jì)、仿真和驗(yàn)證；
與版圖工程師密切合作，優(yōu)化版圖質(zhì)量；
負(fù)責(zé)產(chǎn)品設(shè)計(jì)相關(guān)技術(shù)文檔的編寫和整理；
協(xié)作完成產(chǎn)品的測(cè)試規(guī)劃、設(shè)計(jì)驗(yàn)證、調(diào)試、失效分析等工作。
任職資格
微電子
發(fā)表于 11-30 17:09
數(shù)字IC設(shè)計(jì)工程師成長四階段是怎樣的？
你需要開始梳理系統(tǒng)、前端設(shè)計(jì)、驗(yàn)證、后端設(shè)計(jì)的過程。通過教材圖書，學(xué)習(xí)數(shù)字電路基礎(chǔ)知識(shí)，慢慢熟悉接口、算法和結(jié)構(gòu)。語言方面，你需要熟悉編程語言、硬件描述語言。工具方面，需要熟練掌握使用EDA工具、Linux系統(tǒng)等。
FPGA工程師需要具備哪些技能？
，需要具備一系列的技能，才能勝任日益復(fù)雜的設(shè)計(jì)工作。因此，本文將從設(shè)計(jì)思路、硬件語言、EDA工具、數(shù)字信號(hào)處理、通信協(xié)議、測(cè)試驗(yàn)證等多個(gè)方面，探討FPGA工程師需要具備哪些技能。
一
發(fā)表于 11-09 11:03
機(jī)器視覺工程師反復(fù)調(diào)試的原因是什么？
我們機(jī)器視覺項(xiàng)目的程序包含，業(yè)務(wù)邏輯+圖像處理，所以我們不單單調(diào)試圖像處理部分，還要調(diào)試C#，界面，數(shù)據(jù)等等。我們必須保證程序穩(wěn)定性，還要保證視覺檢測(cè)的穩(wěn)定性。據(jù)說，有個(gè)機(jī)器視覺工程師因?yàn)楝F(xiàn)場(chǎng)客戶把
工商網(wǎng)監(jiān)
評(píng)論