SoC開發(fā)者將要面臨哪些挑戰(zhàn)

高性能計(jì)算中，計(jì)算、存儲(chǔ)、網(wǎng)絡(luò)三大部件不可或缺。長(zhǎng)久以來(lái)，追求更高的算力一直是產(chǎn)業(yè)的主要?jiǎng)?chuàng)新方向。如今，多樣性算力打破了算力瓶頸，HPC、云計(jì)算、AI技術(shù)走向融合，使得數(shù)據(jù)價(jià)值能夠被更充分地挖掘，各行業(yè)數(shù)據(jù)量迎來(lái)了爆發(fā)式增長(zhǎng)。隨著這一轉(zhuǎn)變的推進(jìn)，云服務(wù)提供商將面臨在超大規(guī)模云環(huán)境中不斷提高性能、擴(kuò)展性和安全性的挑戰(zhàn)。

SoC開發(fā)者面臨哪些挑戰(zhàn)？

推動(dòng)當(dāng)前高性能計(jì)算市場(chǎng)發(fā)展的主要趨勢(shì)有四個(gè)，而每個(gè)趨勢(shì)都給SoC開發(fā)者提出了挑戰(zhàn)：

數(shù)據(jù)大爆炸

新興應(yīng)用的發(fā)展引起數(shù)據(jù)量激增，給SoC開發(fā)者的工作帶來(lái)了諸多挑戰(zhàn)，如何解決呢？

● 在數(shù)據(jù)中心服務(wù)器CPU方面：增加更高的計(jì)算密度、提升可擴(kuò)展性、能效，增加更快接口● 在芯片架構(gòu)方面：SoC供應(yīng)商通過(guò)多die架構(gòu)提供更高的性能和靈活性——分解中心和IO Die——可伸縮中心Die

AI技術(shù)普及

為了應(yīng)對(duì)大量數(shù)據(jù)的分析與提取，AI加速器的使用增多，需要提高SoC和云基礎(chǔ)架構(gòu)性能，如何解決呢？

● 增加算法復(fù)雜度

● 人工智能算法的發(fā)展需要具有高可擴(kuò)展性的芯片陣列來(lái)減少昂貴的訓(xùn)練時(shí)間

● 優(yōu)化每瓦最高功率以降低邊緣部署的能源和成本

● 利用DDR5/HBM2e滿足神經(jīng)網(wǎng)絡(luò)處理要求

存儲(chǔ)需求提高

數(shù)據(jù)量的快速增長(zhǎng)對(duì)存儲(chǔ)容量和傳輸速度提出更高要求，接口技術(shù)面臨挑戰(zhàn)，如何解決呢？提高接口速度，以便更快地移動(dòng)數(shù)據(jù)● DDR5內(nèi)存處理● PCIe的高速接口 ● 800G+以太網(wǎng)

信息安全性

隨著科技的發(fā)展，大量模擬工作在HPC和云環(huán)境中開展，如何確保數(shù)據(jù)安全，滿足監(jiān)管和隱私要求？打造高度集成的安全I(xiàn)P解決方案● 信任根● PCIe/CXL加密

適用于高性能計(jì)算的DesignWare IP

新思科技提供種類齊全的優(yōu)質(zhì)硅驗(yàn)證IP產(chǎn)品組合，幫助開發(fā)者開發(fā)HPC SoC，用于AI加速器、網(wǎng)絡(luò)和存儲(chǔ)系統(tǒng)。新思科技DesignWare接口IP（包括高速112G SerDes IP）、處理器IP、安全I(xiàn)P和基礎(chǔ)IP經(jīng)過(guò)優(yōu)化之后實(shí)現(xiàn)了高性能、低延遲和低功耗，同時(shí)支持業(yè)內(nèi)先進(jìn)的工藝技術(shù)。

● 新思科技擁有高質(zhì)量且經(jīng)過(guò)硅驗(yàn)證的全面IP產(chǎn)品組合

● 針對(duì)高性能、低延時(shí)和低功耗需求進(jìn)行優(yōu)化的多種IP

● 可支持從16nm到5nm FinFET的先進(jìn)處理技術(shù)

新思科技針對(duì)云SoC，可提供全面IP產(chǎn)品組合：

● DDR5/4內(nèi)存控制器和PHY

● HBM內(nèi)存解決方案

● 112G多協(xié)議SerDes

● 112G USR/XSR SerDes 和HBI接口

● PCIe解決方案

● CXL解決方案

● ARC HS處理器

● 安全性IP

編輯：jq