0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA、Verilog HDL與VHDL的優(yōu)缺點(diǎn)

潤和軟件 ? 來源:tkgg324 ? 作者:jf_1689824307.4557 ? 2021-08-20 10:03 ? 次閱讀

Verilog HDL

優(yōu)點(diǎn):類似C語言,上手容易,靈活。大小寫敏感。在寫激勵(lì)和建模方面有優(yōu)勢。

缺點(diǎn):很多錯(cuò)誤在編譯的時(shí)候不能被發(fā)現(xiàn)。

VHDL

優(yōu)點(diǎn):語法嚴(yán)謹(jǐn),層次結(jié)構(gòu)清晰。

缺點(diǎn):熟悉時(shí)間長,不夠靈活。

FPGA優(yōu)點(diǎn):

設(shè)計(jì)周期短,靈活。

適合用于小批量系統(tǒng),提高系統(tǒng)的可靠性和集成度。

FPGA前景:

1 擁有DSP

2 集成大量硬核、軟核??梢詰?yīng)用于多種場合。

3 片上系統(tǒng)

設(shè)計(jì)難點(diǎn):

1 不同時(shí)鐘域轉(zhuǎn)換

2 高速電路設(shè)計(jì),信號(hào)完整性

3 降低功耗

隨著現(xiàn)代芯片工藝的改進(jìn),F(xiàn)PGA的等效系統(tǒng)門達(dá)到到幾百萬門,而且工作頻率也隨之提高。FPGA也就大量的在電子產(chǎn)品中出現(xiàn)。在通信行業(yè),傳輸網(wǎng),醫(yī)療儀器,各種電子儀器,安防監(jiān)控,電力系統(tǒng),汽車電子,消費(fèi)類電子中都大面積的使用。

產(chǎn)品研發(fā)周期的逐步縮短,定制型產(chǎn)品的開發(fā)使FPGA在后面的應(yīng)用面越來越廣。例如在2G通信,3G通信,以后的4G通信,wimax等等通信類的設(shè)備中它與DSP,MPU一起大量出現(xiàn)在其中。尤其是通信的數(shù)字化,軟件無線電等概念涌現(xiàn)到電子行業(yè)的各個(gè)領(lǐng)域,芯片設(shè)計(jì)的工藝的改進(jìn),45nm工藝的出現(xiàn),使得FPGA成為必不可少的流行的實(shí)惠的器件。

FPGA 最大的特點(diǎn)就是靈活,實(shí)現(xiàn)你想實(shí)現(xiàn)的任何數(shù)字電路,可以定制各種電路。減少受制于專用芯片的束縛。真正為自己的產(chǎn)品量身定做。在設(shè)計(jì)的過程中可以靈活的更改設(shè)計(jì)。而且它強(qiáng)大的邏輯資源和寄存器資源可以讓你輕松的去發(fā)揮設(shè)計(jì)理念,其并行執(zhí)行,硬件實(shí)現(xiàn)的方式可以應(yīng)對(duì)設(shè)計(jì)中大量的高速電子線路設(shè)計(jì)需求。

FPGA比DSP擁有更快的速度,可以實(shí)現(xiàn)非常復(fù)雜的高速邏輯,F(xiàn)PGA比ASIC(專用芯片)有更短的設(shè)計(jì)周期和靈活性,免去昂貴的開版費(fèi)用,而且可以隨時(shí)裁減,增加你想要的功能達(dá)到規(guī)避設(shè)計(jì)風(fēng)險(xiǎn),回避芯片廠商的限制。另外知識(shí)產(chǎn)權(quán)的概念不斷涌現(xiàn),仿制別人抄襲,F(xiàn)PGA完全讓設(shè)計(jì)的智慧得以保護(hù)。

公司的利益在較長時(shí)間內(nèi)得到保證。隨FPGA芯片供應(yīng)商的重視和第三方公司的重視,現(xiàn)在有非?,F(xiàn)成的IP核被提供,進(jìn)一步縮短設(shè)計(jì)周期縮短,減小開發(fā)成本?,F(xiàn)在很多免費(fèi)的軟IP核和硬 IP核的出現(xiàn)更是壓縮了成本。

在目前的電子行業(yè)中真正懂得FPGA設(shè)計(jì)的工程師是非常緊缺的,很多公司要找到合適的FPGA工程師還是要費(fèi)一番周折。那么FPGA設(shè)計(jì)的難點(diǎn)在什么地方呢?FPGA設(shè)計(jì)的第一條就是要設(shè)計(jì)者做到:你雖然寫的是軟件,但是你是地地道道的硬件工程師!很多工程師都在用軟件的思想在做,忽略了硬件本身。

所以第一難點(diǎn)就是缺乏硬件思想的軟件設(shè)計(jì)者。

第二難點(diǎn)就是對(duì)時(shí)序電路概念不清晰,很多時(shí)候都知道程序運(yùn)行中的實(shí)際時(shí)序問題。

第三個(gè)難點(diǎn)就是對(duì)多時(shí)鐘域的處理。

第四個(gè)難點(diǎn)就是不清楚自己所應(yīng)用的FPGA芯片的內(nèi)部結(jié)構(gòu)。

第五個(gè)難點(diǎn)對(duì)開發(fā)軟件沒有真正吃透,只是簡單的應(yīng)用,常常忽略了其中很中的一些屬性設(shè)置和各個(gè)設(shè)計(jì)階段的報(bào)告。

第六個(gè)難點(diǎn)缺乏對(duì)FPGA周邊硬件和所在系統(tǒng)的認(rèn)識(shí),使設(shè)計(jì)很被動(dòng)。

第七個(gè)難點(diǎn)程序設(shè)計(jì)沒有問題,仿真也沒有問題,綜合也沒有問題,但是最后不一定布線通過,布線通過時(shí)序不合格,即使合格在不同環(huán)境下出現(xiàn)不穩(wěn)定狀態(tài)。

在當(dāng)前的FPGA器件提供商中XILINX和ALTEAR這兩家公司是份額最大的供應(yīng)商,估計(jì)占90%以上。這兩家都有強(qiáng)大的技術(shù)支持,芯片的穩(wěn)定性和產(chǎn)品系列都特別的多。涵蓋了高中低幾個(gè)設(shè)計(jì)層次。

如果要追求高可靠比如軍工,航天,強(qiáng)電磁干擾等條件下的設(shè)計(jì)可以考慮ACTEL公司的 FPGA,不過價(jià)格很貴。如果想一味的追求成本可以考慮LATTIC公司的FPGA,就是穩(wěn)定性和相同條件下的布線成功率較差。

在開發(fā)語言方面 VHDL和VORILOG是現(xiàn)在最流行的,其他還有ABEL,SYSTEM C這樣的語言,不過用的較少。VHDL就是語法嚴(yán)格,顯呆板,但是一旦語法檢查通過,程序上出錯(cuò)的機(jī)會(huì)就比較小。VORILOG很靈活,類似C,比較容易上手,語法檢查通過,程序也不一定正確。其實(shí)語言不重要,重要的是設(shè)計(jì)思想。只有這個(gè)兩個(gè)語言中任意掌握一種就可以進(jìn)行設(shè)計(jì)了。、

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • dsp
    dsp
    +關(guān)注

    關(guān)注

    551

    文章

    7824

    瀏覽量

    346833
  • FPGA
    +關(guān)注

    關(guān)注

    1620

    文章

    21510

    瀏覽量

    598930
  • C語言
    +關(guān)注

    關(guān)注

    180

    文章

    7575

    瀏覽量

    134090
  • Verilog HDL
    +關(guān)注

    關(guān)注

    17

    文章

    125

    瀏覽量

    50317

原文標(biāo)題:FPGA優(yōu)缺點(diǎn)、Verilog HDL與VHDL的優(yōu)缺點(diǎn)

文章出處:【微信號(hào):hoperun300339,微信公眾號(hào):潤和軟件】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    FPGA芯片架構(gòu)和資源有深入的理解,精通Verilog HDL、VHDL

    、計(jì)算機(jī)相關(guān)專業(yè),具有良好的專業(yè)基礎(chǔ)知識(shí)。 2.工作年限不限,有工作經(jīng)驗(yàn)或優(yōu)秀應(yīng)屆畢業(yè)生亦可。 3.對(duì)FPGA芯片架構(gòu)和資源有深入的理解,精通Verilog HDL、VHDL編程語言,
    發(fā)表于 09-15 15:23

    【招聘】verilog vhdl FPGA

    1.熟悉FPGA架構(gòu)及應(yīng)用,熟悉圖像算法的FPGA實(shí)現(xiàn)。 2.熟悉verilog vhdl,熟悉Xilinx或Intel等開發(fā)工具。 3.有AI算法
    發(fā)表于 09-02 15:50

    nbiot和lora的優(yōu)缺點(diǎn)是什么?

    nbiot和lora的優(yōu)缺點(diǎn)
    發(fā)表于 06-04 06:37

    FPGA設(shè)計(jì)中 Verilog HDL實(shí)現(xiàn)基本的圖像濾波處理仿真

    今天給大俠帶來FPGA設(shè)計(jì)中用Verilog HDL實(shí)現(xiàn)基本的圖像濾波處理仿真,話不多說,上貨。 1、用matlab代碼,準(zhǔn)備好把圖片轉(zhuǎn)化成Vivado Simulator識(shí)別的格式,即每行一
    發(fā)表于 05-20 16:44

    VerilogVHDL轉(zhuǎn)換的經(jīng)驗(yàn)與技巧總結(jié)

    VerilogVHDL語法是互通且相互對(duì)應(yīng)的,如何查看二者對(duì)同一硬件結(jié)構(gòu)的描述,可以借助EDA工具,如Vivado,打開Vivado后它里面的語言模板后,也可以對(duì)比查看VerilogVHD
    的頭像 發(fā)表于 04-28 17:47 ?1599次閱讀
    <b class='flag-5'>Verilog</b>到<b class='flag-5'>VHDL</b>轉(zhuǎn)換的經(jīng)驗(yàn)與技巧總結(jié)

    有什么好用的verilog HDL編輯工具可用?

    有什么好用的verilog HDL編輯工具可用?最好能集成實(shí)時(shí)的verilog HDL語法檢測、自定義模塊識(shí)別觸發(fā)等功能,最好能夠免費(fèi);
    發(fā)表于 04-28 11:00

    fpga是用c語言還是verilog

    FPGA(現(xiàn)場可編程邏輯門陣列)開發(fā)主要使用的編程語言是硬件描述語言(HDL),其中Verilog是最常用的編程語言之一。而C語言通常用于傳統(tǒng)的軟件編程,與FPGA的硬件編程有所區(qū)別。
    的頭像 發(fā)表于 03-27 14:38 ?1234次閱讀

    fpga通用語言是什么

    FPGA(現(xiàn)場可編程門陣列)的通用語言主要是指用于描述FPGA內(nèi)部邏輯結(jié)構(gòu)和行為的硬件描述語言。目前,Verilog HDLVHDL是兩種
    的頭像 發(fā)表于 03-15 14:36 ?399次閱讀

    fpga三種編程語言

    FPGA(現(xiàn)場可編程門陣列)的編程涉及到三種主要的硬件描述語言(HDL):VHDL(VHSIC Hardware Description Language)、Verilog以及Syst
    的頭像 發(fā)表于 03-15 14:36 ?801次閱讀

    fpga用什么語言編程

    FPGA(現(xiàn)場可編程門陣列)的編程主要使用硬件描述語言(HDL),其中最常用的是Verilog HDLVHDL。
    的頭像 發(fā)表于 03-14 18:17 ?2157次閱讀

    fpga用的是什么編程語言 fpga用什么語言開發(fā)

    fpga用的是什么編程語言 FPGA(現(xiàn)場可編程邏輯門陣列)主要使用的編程語言是硬件描述語言(HDL)。在眾多的HDL中,Verilog
    的頭像 發(fā)表于 03-14 17:09 ?2815次閱讀

    fpga芯片用什么編程語言

    FPGA芯片主要使用的編程語言包括Verilog HDLVHDL。這兩種語言都是硬件描述語言,用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)和行為。
    的頭像 發(fā)表于 03-14 16:07 ?1293次閱讀

    例說Verilog HDLVHDL區(qū)別

    VerilogVHDL之間的區(qū)別將在本文中通過示例進(jìn)行詳細(xì)說明。對(duì)優(yōu)點(diǎn)和缺點(diǎn)VerilogVHDL進(jìn)行了討論。
    的頭像 發(fā)表于 12-20 09:03 ?2247次閱讀
    例說<b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>和<b class='flag-5'>VHDL</b>區(qū)別

    FPGA是啥?太難了~

    不重要的工作。所以不需要有什么代碼(姑且這么稱呼)優(yōu)劣之爭。 2、FPGA是一個(gè)做不完的夢 FPGA開發(fā)的流程,就是通過verilog/VHDL等硬件描述語言,經(jīng)過EDA工具編譯、綜合
    發(fā)表于 11-03 10:29

    Verilog HDL實(shí)用精解配套源代碼

    輕松成為設(shè)計(jì)高手Verilog HDL 實(shí)用精解 配套源代碼。
    發(fā)表于 10-09 06:28