0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

剖析PLL器件的相位校準(zhǔn)與控制

Aztr_Dialog_Sem ? 來(lái)源:亞德諾半導(dǎo)體 ? 作者:亞德諾半導(dǎo)體 ? 2021-08-23 10:41 ? 次閱讀

顧名思義,鎖相環(huán)(PLL)使用鑒相器比較反饋信號(hào)與參考信號(hào),將兩個(gè)信號(hào)的相位鎖定在一起。雖然這種特性有許多用武之地,但是PLL如今最常用于頻率合成,通常充當(dāng)上變頻器/下變頻器中的本振(LO),或者充當(dāng)高速模數(shù)轉(zhuǎn)換器ADC)或數(shù)模轉(zhuǎn)換器DAC)的時(shí)鐘。

直到最近,我們很少注意這些電路中的相位行為。但隨著對(duì)效率、帶寬和性能的需求日益增長(zhǎng),RF工程師必須推出新技術(shù)來(lái)提高頻譜和功率效率。信號(hào)相位的重復(fù)性、可預(yù)測(cè)性和可調(diào)性在現(xiàn)代通信儀器儀表應(yīng)用中均起到日益重要的作用。

一切都是相對(duì)的

關(guān)于相位測(cè)量,如果不是相對(duì)于另一個(gè)信號(hào)或相對(duì)于原始相位則毫無(wú)意義。例如,使用矢量網(wǎng)絡(luò)分析儀(VNA)對(duì)放大器之類的兩端口網(wǎng)絡(luò)進(jìn)行相位測(cè)量,就是相對(duì)于輸入相位ANG(S21)測(cè)量輸出相位的。單輸入相位指相對(duì)于入射相位ANG(S11)的反射相位。

在PLL合成器上,相位測(cè)量指的是相對(duì)于輸入?yún)⒖枷辔坏臏y(cè)量或信號(hào)間的相位測(cè)量。任何相位測(cè)量的理想狀態(tài)就是測(cè)得與原始相位相比的精確期望值,但是非線性、非理想性、溫差和電路板跡線以及其他制造差異都會(huì)使得相位在信號(hào)生成中更容易發(fā)生改變。對(duì)于本文而言,“同相”是指幅度和時(shí)序特性相同的信號(hào);確定性相位是指信號(hào)之間的相移是已知和可預(yù)測(cè)的。

示波器測(cè)量相位

為了比較兩個(gè)不同頻率的相位,可以使用高速示波器比較輸出相位與參考相位,這是一種相對(duì)直觀的方法。為了直觀可見(jiàn),輸入相位和輸出相位通常必須是彼此的整數(shù)倍。這在許多時(shí)鐘電路中相對(duì)比較常見(jiàn)。對(duì)于整數(shù)N分頻PLL,輸入頻率(REFIN)和輸出頻率(RFOUT)之間的關(guān)系通常是確定和可重復(fù)的。

只需將示波器探頭放在REFIN和RFOUT上,但注意僅捕獲確定已建立相位時(shí)的信號(hào)。像RTO1044這樣的高級(jí)示波器,只有在滿足某些條件時(shí)才允許事件觸發(fā)激活:比如將特定的數(shù)字模式寫(xiě)入PLL器件以及已知信號(hào)的上升沿出現(xiàn)時(shí)。鑒于數(shù)字模式的寫(xiě)入與最終信號(hào)穩(wěn)定之間可能會(huì)有一些延遲,因此在這兩個(gè)事件之間插入一些延遲至關(guān)重要,這種特定型號(hào)的儀器就可以實(shí)現(xiàn)這一功能。

測(cè)量是為了確認(rèn)ADF4356 PLL相對(duì)于已知參考信號(hào)(在這種情況下,另一個(gè)ADF4356設(shè)定相同的輸出頻率)的相位延遲在上電時(shí)是否恒定和可重復(fù)。為了正確設(shè)置儀器,將兩個(gè)低速探頭連接到ADF4356 SPI接口的CLK線路和DATA線路。若要將數(shù)字模式寫(xiě)入特定頻率,則必須等待1秒鐘,儀器才能捕獲顯示兩個(gè)PLL輸出的時(shí)域圖。

對(duì)于此測(cè)量,兩個(gè)ADF4356 PLL鎖定在4GHz的VCO頻率并在8MHz至500MHz的范圍內(nèi)分頻,其中一個(gè)PLL使用軟件掉電功能反復(fù)開(kāi)啟和關(guān)閉。示波器采用無(wú)限持續(xù)模式進(jìn)行119次采集,兩個(gè)PLL之間的相位差恒定且可重復(fù)。

為了確保相位差可重復(fù),需遵循許多注意事項(xiàng)。相比較而言,低的R分頻值比高的R分頻值帶來(lái)的不確定性較少,而且將來(lái)自VCO輸出的分頻反饋饋送到N計(jì)數(shù)器輸入至關(guān)重要。鑒于ADF4356 PLL和VCO包含1024個(gè)不同的VCO頻段,務(wù)必使用手動(dòng)校準(zhǔn)覆蓋程序來(lái)消除此不確定性。

相位再同步定義

相位再同步是指小數(shù)N分頻PLL在每個(gè)給定頻率下返回相同相移的能力。也就是說(shuō),相位為P1的頻率A在改為頻率B后,當(dāng)頻率重新設(shè)定為回到F1時(shí),觀察到仍具有相同的原始相位P1。該定義忽略了由VCO漂移、漏電流、溫度變化等因素引起的變化。

再同步將復(fù)位脈沖發(fā)送到小數(shù)N分頻∑-?調(diào)制器,從而使其處于已知的可重復(fù)狀態(tài)。在完成VCO頻段選擇和環(huán)路濾波器建立時(shí)間等頻率建立機(jī)制之后,需要施加此復(fù)位脈沖。其值由寄存器12中的超時(shí)計(jì)數(shù)器控制。新近的PLL能夠調(diào)整此復(fù)位脈沖的時(shí)序,實(shí)現(xiàn)了一定程度的輸出信號(hào)可調(diào)性。此外,它還能以360°/225步進(jìn)改變時(shí)序,比大多數(shù)儀器更輕松地完成測(cè)量。

對(duì)于本實(shí)驗(yàn),兩個(gè)ADF4356 VCO的頻率均設(shè)定為4002.5 MHz且采用8分頻。第二個(gè)PLL的VCO頻率設(shè)定為4694MHz,然后設(shè)定為回到4002.5 MHz。通過(guò)使用示波器檢查PLL行為可以看出,在1700次頻率變化后,PLL每次都穩(wěn)定在同一相位。

為了表征不同的相移特性,相位字設(shè)定為4194304/225(相當(dāng)于90°)。設(shè)定90°、180°、270°和0°的相應(yīng)類似值。

相對(duì)于通道1上的原始信號(hào),觀察到四個(gè)間隔相等的信號(hào),從而確認(rèn)了具有可編程偏移的相位再同步的準(zhǔn)確性。

該功能非常有用,意味著可以為每個(gè)用戶頻率創(chuàng)建相位值查找表,在每次使用時(shí)記錄相位值。在需要組合四個(gè)同相LO頻率的應(yīng)用中,相位再同步和偏移功能用于調(diào)整輸出相位,從而共同提供低6dB的相位噪聲。

如果用作可調(diào)LO(可能在信號(hào)分析儀的第一級(jí)上),再同步和相移功能允許用戶在上電時(shí)執(zhí)行一次性校準(zhǔn)以確定每個(gè)LO的精確相位值。在用作LO時(shí),可以根據(jù)需要按照每個(gè)LO設(shè)定相位值,從而無(wú)需在每個(gè)頻率下執(zhí)行校準(zhǔn)。

對(duì)于像網(wǎng)絡(luò)分析儀這樣的相位關(guān)鍵型應(yīng)用,該電路可以在上電時(shí)測(cè)量每個(gè)頻率下的相位值,然后根據(jù)需要設(shè)定,因?yàn)長(zhǎng)O會(huì)作用于整個(gè)目標(biāo)范圍。

測(cè)量相位、矢量信號(hào)和網(wǎng)絡(luò)分析儀

矢量信號(hào)和網(wǎng)絡(luò)分析儀也可用于表征相位行為,盡管其僅限用于比較器件的相位與其初始值??梢詫SWP等高級(jí)分析儀置于FM解調(diào)模式并選擇相位輸出。

這對(duì)于評(píng)估ADF4356 PLL上的相位再同步功能非常有用。下面的跡線表示ADF4356相位在5025MHz的輸出頻率下變化了180°。

相位調(diào)整

相位調(diào)整功能可避免∑-?調(diào)制器復(fù)位,只需為現(xiàn)有相位添加一個(gè)0°至360°之間的相位字即可。在不希望相位復(fù)位的應(yīng)用中,這一操作非常有用。它可以用于動(dòng)態(tài)調(diào)整相位字以補(bǔ)償由于溫度等影響而產(chǎn)生的相位差。

相位調(diào)整在R0每次更新(采用寄存器3的編程值)時(shí)為現(xiàn)有信號(hào)添加相位。它不包含相位再同步等復(fù)位脈沖。以下來(lái)自FSWP的測(cè)量結(jié)果表示的是原始信號(hào)增加90°(圖6)和270°(圖7)的情況。在這兩種情況下,ADF4356的輸出頻率在相位更改之前都設(shè)置為5025 MHz。

整個(gè)溫度范圍內(nèi)的行為

電感器的物理參數(shù)隨溫度而變化,其電特性也一樣,表現(xiàn)為相位變化。為了減少這種相位變化,用戶可以設(shè)定所需的相移以保持相同的相位。輸出頻率設(shè)定為4GHz的兩個(gè)ADF4356 PLL,以相同相位放置在同一爐室中,密切跟蹤彼此的相位,從而證明用戶可以根據(jù)溫度調(diào)整相位。

5G

波束成形是實(shí)現(xiàn)5G網(wǎng)絡(luò)架構(gòu)的一種關(guān)鍵技術(shù)。這些網(wǎng)絡(luò)中使用多個(gè)天線陣列元件,每個(gè)元件具有不同的相位和幅度,將天線能量直接傳導(dǎo)到最終用戶。對(duì)于該應(yīng)用,相位重復(fù)性是關(guān)鍵。波束成形需要LO相位具有可重復(fù)性,并且如果該相位具有不確定性,則需要波束成形電路進(jìn)行額外校準(zhǔn)。

天線輻射圖幾乎是全向的,觀察不到波束成形。圖10顯示了由90°異相信號(hào)驅(qū)動(dòng)的兩個(gè)元件,得到的輻射圖顯示輻射圖更加集中。隨著元件陣列數(shù)量的增加,朝向最終用戶的輻射圖的準(zhǔn)確度也有所提升,進(jìn)一步提高了光譜效率。

相位再同步功能確保消除了LO相位特性的不確定性。此外,還能夠調(diào)整此相位,為用戶提供了另一種方法來(lái)克服存在于電路中而波束成形器或基帶電路難以調(diào)整的任何其他相位延遲。

結(jié)論

相位再同步將ADF4356以及類似的PLL器件置于已知相位,這樣可以實(shí)現(xiàn)許多應(yīng)用并大大簡(jiǎn)化校準(zhǔn)程序。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 分析儀
    +關(guān)注

    關(guān)注

    0

    文章

    1472

    瀏覽量

    51990
  • 天線
    +關(guān)注

    關(guān)注

    68

    文章

    3170

    瀏覽量

    140647
  • FM
    FM
    +關(guān)注

    關(guān)注

    1

    文章

    181

    瀏覽量

    59092
  • 5G
    5G
    +關(guān)注

    關(guān)注

    1353

    文章

    48334

    瀏覽量

    563049

原文標(biāo)題:為你實(shí)例剖析PLL器件的相位校準(zhǔn)與控制!

文章出處:【微信號(hào):Dialog_Semiconductor,微信公眾號(hào):Dialog半導(dǎo)體公司】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    鎖相環(huán)PLL的噪聲分析與優(yōu)化 鎖相環(huán)PLL相位噪聲的關(guān)系

    鎖相環(huán)(PLL)是一種反饋控制系統(tǒng),它通過(guò)比較輸入信號(hào)和輸出信號(hào)的相位差異,調(diào)整輸出信號(hào)以實(shí)現(xiàn)相位鎖定。在許多應(yīng)用中,如無(wú)線通信、頻率合成和時(shí)鐘同步,
    的頭像 發(fā)表于 11-06 10:55 ?160次閱讀

    鎖相環(huán)PLL的常見(jiàn)故障及解決方案

    鎖相環(huán)(PLL)是一種反饋控制系統(tǒng),用于鎖定輸入信號(hào)的相位和頻率。它在現(xiàn)代電子系統(tǒng)中扮演著至關(guān)重要的角色,從無(wú)線通信到數(shù)字信號(hào)處理,PLL的應(yīng)用無(wú)處不在。然而,由于其復(fù)雜性,
    的頭像 發(fā)表于 11-06 10:52 ?151次閱讀

    鎖相環(huán)PLL與頻率合成器的區(qū)別

    在現(xiàn)代電子系統(tǒng)中,頻率控制和信號(hào)生成是至關(guān)重要的。鎖相環(huán)(PLL)和頻率合成器是實(shí)現(xiàn)這些功能的兩種關(guān)鍵技術(shù)。盡管它們?cè)谀承?yīng)用中可以互換使用,但它們?cè)谠O(shè)計(jì)、工作原理和應(yīng)用領(lǐng)域上存在顯著差異。 一
    的頭像 發(fā)表于 11-06 10:46 ?87次閱讀

    鎖相環(huán)PLL技術(shù)在通信中的應(yīng)用

    鎖相環(huán)(Phase-Locked Loop,PLL)技術(shù)在通信領(lǐng)域中具有廣泛的應(yīng)用,其核心是一個(gè)反饋環(huán)路,通過(guò)不斷比較輸入信號(hào)和反饋信號(hào)的相位差來(lái)調(diào)整輸出信號(hào)的頻率,使其與輸入信號(hào)同步。 一、PLL
    的頭像 發(fā)表于 11-06 10:45 ?187次閱讀

    鎖相環(huán)PLL的工作原理 鎖相環(huán)PLL應(yīng)用領(lǐng)域

    鎖相環(huán)(Phase-Locked Loop,簡(jiǎn)稱PLL)是一種電子電路,它能夠自動(dòng)調(diào)整輸出信號(hào)的相位,使其與輸入信號(hào)的相位同步。這種電路在電子工程領(lǐng)域有著廣泛的應(yīng)用,特別是在頻率合成、時(shí)鐘恢復(fù)、調(diào)制
    的頭像 發(fā)表于 11-06 10:42 ?146次閱讀

    使用內(nèi)部PLL同步多個(gè)并行器件

    電子發(fā)燒友網(wǎng)站提供《使用內(nèi)部PLL同步多個(gè)并行器件.pdf》資料免費(fèi)下載
    發(fā)表于 10-18 10:29 ?0次下載
    使用內(nèi)部<b class='flag-5'>PLL</b>同步多個(gè)并行<b class='flag-5'>器件</b>

    TI 毫米波雷達(dá)器件中的自校準(zhǔn)功能

    電子發(fā)燒友網(wǎng)站提供《TI 毫米波雷達(dá)器件中的自校準(zhǔn)功能.pdf》資料免費(fèi)下載
    發(fā)表于 09-09 09:40 ?0次下載
    TI 毫米波雷達(dá)<b class='flag-5'>器件</b>中的自<b class='flag-5'>校準(zhǔn)</b>功能

    PLL是什么意思

    PLL是Phase Locked Loop的縮寫(xiě),中文譯作鎖相環(huán)。它是一種用于控制頻率和相位的電路,通過(guò)檢測(cè)和跟蹤輸入信號(hào)的頻率和相位,并將其轉(zhuǎn)換為一個(gè)穩(wěn)定的輸出信號(hào),從而實(shí)現(xiàn)頻率和
    的頭像 發(fā)表于 08-16 17:03 ?2472次閱讀

    表面貼裝低相位噪音晶體振蕩器 DSO531SHH 深度剖析

    表面貼裝低相位噪音晶體振蕩器 DSO531SHH 深度剖析
    的頭像 發(fā)表于 07-26 14:12 ?324次閱讀
    表面貼裝低<b class='flag-5'>相位</b>噪音晶體振蕩器 DSO531SHH 深度<b class='flag-5'>剖析</b>

    超低相位噪聲石英基PLL振蕩器XK 數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《超低相位噪聲石英基PLL振蕩器XK 數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 02-21 10:42 ?0次下載
    超低<b class='flag-5'>相位</b>噪聲石英基<b class='flag-5'>PLL</b>振蕩器XK 數(shù)據(jù)表

    低壓差調(diào)節(jié)器(LDO)如何影響PLL相位噪聲?

    。LDO的設(shè)計(jì)和特性直接影響到PLL的性能,尤其是相位噪聲。在本文中,我們將深入探討LDO如何影響PLL相位噪聲。 首先,我們需要了解PLL
    的頭像 發(fā)表于 01-31 16:43 ?823次閱讀

    鎖相環(huán)的輸入輸出相位一致嗎?

    鎖相環(huán)是保證相位一致,還是相位差一致?鎖相環(huán)的輸入輸出相位一致嗎? 鎖相環(huán)(PLL)是一種回路控制系統(tǒng),用于保持輸出信號(hào)的
    的頭像 發(fā)表于 01-31 15:45 ?962次閱讀

    ADE7878相位差別較大超出可校準(zhǔn)的范圍是什么原因造成的?

    在用ADE7878進(jìn)行校準(zhǔn)時(shí),發(fā)現(xiàn)三相電壓和電流之間的相角差大概為84度,遠(yuǎn)遠(yuǎn)超出了相位校準(zhǔn)寄存器可校準(zhǔn)的范圍。電壓信號(hào)調(diào)理電路用的是幾個(gè)電阻分壓(未使用互感器)、電流調(diào)理電路用的是互
    發(fā)表于 12-26 07:29

    請(qǐng)問(wèn)FPGA PLL產(chǎn)生的時(shí)鐘信號(hào)和AD9779A的數(shù)據(jù)時(shí)鐘信號(hào)的相位關(guān)系?

    打出,請(qǐng)問(wèn)FPGA PLL產(chǎn)生的時(shí)鐘信號(hào)和AD9779A的數(shù)據(jù)時(shí)鐘信號(hào)的相位關(guān)系? (2) AD9779A使用雙端口模式,請(qǐng)問(wèn)FPGA發(fā)送數(shù)據(jù)的時(shí)候,只要把AD9779A的TXENABLE管腳置為
    發(fā)表于 12-20 07:12

    ad6676配置過(guò)程中,vco校準(zhǔn)可以過(guò),電荷泵校準(zhǔn)過(guò)不了,pll無(wú)法鎖定怎么解決?

    項(xiàng)目中給ad6676一個(gè)100m時(shí)鐘,通過(guò)內(nèi)部vco使其時(shí)鐘鎖在3.2G,在配置過(guò)程中通過(guò)讀取0x2bc寄存器時(shí)發(fā)現(xiàn),vco校準(zhǔn)可以過(guò),電荷泵校準(zhǔn)過(guò)不了,pll無(wú)法鎖定,寄存器配置基本按照手冊(cè)給的順序,請(qǐng)大神給點(diǎn)建議
    發(fā)表于 12-07 07:45