電源損耗的定義分析

損耗的定義

損耗與效率為了更好地理解，我們來看一下效率的定義、以及效率與損耗之間的關系。效率是輸出功率與輸入功率之比。這是因為在將輸入功率轉換為所需的輸出時會產(chǎn)生損耗。所以，如果用比例來表達損耗的話，可以用幾個公式來表示，比如效率的倒數(shù)；功率值的話則是輸入功率減去輸出功率后的值等。

效率＝輸出功率÷輸入功率 ［%］損耗＝1－效率 ［%］損耗＝輸入功率―輸出功率［W］損耗＝輸出功率×（1 效率）÷效率 ［W］

損耗與結溫提起為什么需要對損耗進行評估和探討，這是因為損耗會轉換為發(fā)熱量。也就是說，重要的最大額定值—結點（Junction，芯片）溫度，在確認是否在規(guī)定值內(nèi)，是否在可使用的條件內(nèi)時，發(fā)熱量是重要的探討事項。結溫Tj通過以下公式來表示。

Tj ［℃］＝Ta ［℃］＋（θj-a ［℃/W］×損失 ［W］）

在這里特意用括號將“θj-a ［℃/W］×損耗 ［W］”項括起來了，該項即表示“發(fā)熱量”。即“環(huán)境溫度Ta＋發(fā)熱量”為Tj。下面是封裝的熱阻及其定義。

熱阻θj-a因封裝和安裝PCB板條件而異。通常，在各IC的技術規(guī)格書中會給出標準值。

同步整流降壓轉換器的損耗

發(fā)生部位

下面是同步整流降壓轉換器的電路簡圖以及發(fā)生損耗的位置。關于發(fā)生位置，用紅色簡稱來表示。

PONH是高邊MOSFET導通時的導通電阻帶來的傳導損耗，也稱為“導通損耗”。

PONL是低邊MOSFET導通時的導通電阻帶來的傳導損耗。

PSWH是MOSFET的開關損耗。

Pdead_time是死區(qū)時間損耗。當高邊和低邊MOSFET同時導通時，VIN和GND處于接近短路的狀態(tài)，并流過稱為“直通電流”等的過電流。為了避免這種情況，幾乎所有的控制器IC在高邊和低邊的導通/關斷切換時，都會設有兩者都關斷的一點點時間，這就是“死區(qū)時間”。為了安全起見是需要死區(qū)時間的，但會成為損耗。

PIC是電源用IC（在這里為功率晶體管外置同步整流降壓轉換器用控制器IC）的電源電流。基本上是IC本身消耗的電流，是自身消耗電流。

PGATE是外置MOSFET的柵極電荷損耗。原則上MOSFET的柵極是不流過電流的，但需要用來驅動柵極電容的電荷，這會成為損耗。需要同時考慮高邊和低邊。

PCOIL是輸出電感的DCR、直流電阻帶來的傳導損耗。

將這些損耗全部加在一起就是同步整流降壓轉換器的損耗。

損耗合計：

P＝PONH＋PONL＋PSWH＋Pdead_time＋PIC＋PGATE＋PCOIL

PONH：高邊MOSFET導通時的導通電阻帶來的傳導損耗

PONL：低邊MOSFET導通時的導通電阻帶來的傳導損耗

PSWH：開關損耗

Pdead_time：死區(qū)時間損耗

PIC：自身功率損耗

PGATE：柵極電荷損耗

PCOIL：電感的DCR帶來的傳導損耗

同步整流降壓轉換器的傳導損耗

輸出端MOSFET的傳導損耗

輸出端MOSFET的傳導損耗是高邊和低邊MOSFET導通時的導通電阻（RDS（ON））帶來的，也稱為“導通損耗”。在這里使用以下符號來表示。

PONH：高邊MOSFET導通時的導通電阻帶來的傳導損耗。

PONL：低邊MOSFET導通時的導通電阻帶來的傳導損耗。

導通電阻是表示MOSFET特性的重要參數(shù)之一，并且MOSFET一定存在導通電阻。因此顯而易見，具有電阻的導體中會有電流流過，而這部分會產(chǎn)生損耗。

下面來求MOSFET的傳導損耗。下面電路圖中的IONH（紅色）表示高邊MOSFET導通時的電流。IONL（藍色）為低邊MOSFET導通時的電流。波形圖中的LX是開關節(jié)點的電壓波形，IONH和IONL是伴隨著開關的各電流波形，IL是電感電流，這是一個標準型示例。

在同步整流中，高邊開關導通時低邊開關會關斷，低邊導通時高邊會關斷。開關節(jié)點波形的紅色部分表示流過IONH，藍色部分表示流過IONL。也就是說，這期間流過MOSFET的電流和MOSFET的導通電阻帶來的功率損耗成為各自的傳導損耗。以下為計算公式示例。

可以看出，結果是根據(jù)歐姆定律，I2、R乘以導通期間后的值。電流模型使用了平均電流Io。

順便提一下，在二極管整流（非同步整流）的情況下，同步整流的低邊MOSFET僅成為二極管，因此可以用同樣的思路來求損耗。二極管中沒有“導通電阻”這個參數(shù)，因此根據(jù)正向電壓Vf計算。在這里由于電壓（Vf）是已知的，因此可以通過V、I來計算。另外，當開關為雙極晶體管時，也可以按照和二極管相同的思路根據(jù)VCE來計算。

在實際的計算中重要的是：導通電阻的值根據(jù)Io值中的導通電阻來計算。一般情況下在MOSFET的技術規(guī)格書中會給出導通電阻RDS（ON）和IDS的曲線圖，可以利用這些數(shù)據(jù)。二極管的Vf和雙極晶體管的VCE也同樣可以使用技術規(guī)格書中給出的數(shù)據(jù)。

同步整流降壓轉換器死區(qū)時間的損耗

死區(qū)時間損耗

死區(qū)時間損耗是指在死區(qū)時間中因低邊開關（MOSFET）體二極管的正向電壓和負載電流而產(chǎn)生的損耗。在這里使用Pdead_time這個符號來表示。

同步整流方式是高邊開關和低邊開關交替ON/OFF。理想的開關狀態(tài)是兩邊的開關不會同時ON或同時OFF。然而在實際運行過程中這種理想狀態(tài)是很難的，而且，為了安全運行還特意設置了兩邊開關同時OFF的期間。將這個期間稱為“死區(qū)時間”。這里提到“為了安全運行”是因為如果兩邊的開關同時ON的話，通常會有被稱為“直通電流”、“Shoot Through”、“Flow-through Current”等的電流通過高邊開關和低邊開關從VIN流向GND。很容易想象，這與VIN和GND短路的狀態(tài)幾乎相同，大電流流過，開關MOSFET可能損壞。為了避免這種情況，會在同步整流式DC/DC轉換器IC中配置一種控制電路，使兩邊的開關不同時導通（ON），即兩邊先關斷（OFF）之后相應的開關導通。

下面再回到死區(qū)時間的話題。在死區(qū)時間內(nèi)，兩邊的開關是OFF的，所以無論從哪邊開關到輸出端應該都不會有電流流過。然而，實際的開關是MOSFET，MOSFET中有被稱為“體二極管”的寄生二極管。下圖中連接在MOSFET漏源極之間的二極管就是體二極管。

兩邊的開關為OFF狀態(tài)時，低邊MOSFET的體二極管相對于負載電流是正向的，電流通過這個體二極管流向負載。該損耗＝Pdead_time可利用下列公式計算出來。

從公式中可以看出，無論哪項越小損耗都會越少。IC的死區(qū)時間控制是設置為確保安全、損耗最小的時間。

同步整流降壓轉換器的控制IC功率損耗

控制IC的自身功率損耗

在該例中，使用同步整流式控制IC、即未內(nèi)置功率開關的控制器型IC作為電源用IC?？刂齐娫措娐酚玫腎C也需要電源來運行，當然也會消耗電力，而且，其功耗也會成為損耗的一部分。即上圖中的PIC。

在這里，我們來探討電源IC在純粹的控制工作中消耗的電力。這是因為控制IC含有用來開關外置MOSFET的柵極驅動器，通常，當功率開關連續(xù)開關時，柵極驅動器的功耗占主導地位。因此，在電源始終供給相應的負載電流的應用中，控制IC自身的功耗通常不會造成什么問題。然而，在輕負載時的間歇工作和周期非常長的PFM工作中，IC自身的功耗占主導地位，對效率會產(chǎn)生巨大影響。所以，當需要考慮輕負載時的效率時，就需要把握IC自身功耗帶來的損耗。

計算公式非常簡單。這是IC最簡單的功耗計算，但可能需要進行一些探討。

為了確保與其他部分之間的整合性，這里給出了開關的波形，不過有的IC的技術規(guī)格書中給出的測量條件，可能是停止開關的條件。

另外，由于IC引腳的關系，控制電路用的電源引腳和柵極驅動器用的電源引腳可以是分開的或復用的。GND也一樣。區(qū)分自身功耗和驅動器功耗有時并不容易。不管怎樣，都需要參考技術規(guī)格書中自身消耗電流相應的項目條件進行測量。

同步整流降壓轉換器的柵極電荷損耗

功率開關MOSFET的柵極驅動相關的損耗，即下圖的高邊和低邊開關的“PGATE”所示部分。

柵極電荷損耗

柵極電荷損耗是由該例中外置MOSFET的Qg（柵極電荷總量）引起的損耗。當MOSFET開關時，電源IC的柵極驅動器向MOSFET的寄生電容充電（向柵極注入電荷）而產(chǎn)生這種損耗（參見下圖）。這不僅是開關電源，也是將MOSFET用作功率開關的應用中共同面臨的探討事項。

損耗是MOSFET的Qg乘以驅動器電壓和開關頻率的值。Qg請參考所使用的MOSFET的技術規(guī)格書。驅動器電壓或者實測，或者參考IC的技術規(guī)格書。

從該公式可以看出，只要Qg相同，則開關頻率越高損耗越大。從提供MOSFET所需的VGS的角度看，驅動器電壓不會因電路或IC而有太大差異。MOSFET的選型和開關頻率因電路設計而異，因此，是非常重要的探討事項。

為了確保與其他部分之間的一致性，這里給出了開關的波形，但沒有表示柵極電荷損耗之處。

電感的DCR帶來的傳導損耗

輸出電感DCR相關的損耗，即下圖中淺藍色的“PCOIL”所示的部分。

電感的DCR帶來的傳導損耗

電感的DCR（即直流電阻）是線圈的電阻。所以，只是因流過電感的電流和DCR而產(chǎn)生損耗。損耗發(fā)生的位置也只是電感本身。所流過的電流基本上是輸出電流Io。Io可根據(jù)電感電流IL求得。

無需贅述，需要根據(jù)歐姆定律計算。

電源IC的功率損耗計算示例

此前計算了損耗發(fā)生部分的損耗，本文將介紹匯總這些損耗并作為電源IC的損耗進行計算的例子。

電源IC的功率損耗計算示例（內(nèi)置MOSFET的同步整流型IC）

圖中給出了從“電源IC的損耗”這個角度考慮時相關的部分。本次以輸出段的MOSFET內(nèi)置型IC為例進行說明。相關內(nèi)容見圖中藍色所示部分。電感除外（因為電感是外置的）。如果計算此前的說明中使用的控制器型IC的損耗的話，是不包括MOSFET和電感損耗的。

要計算損耗時，需要有單獨計算時公式各項相應的值。原則上使用技術規(guī)格書中給出的值。

一般情況下，技術規(guī)格書的標準值（即IC參數(shù)的值）中，包括最小值、典型值、最大值。有些參數(shù)只有最小值或最大值，或只有典型值，并非所有的參數(shù)都具備這三種值。

關于應該使用這些值的哪個值，可能會有不同的看法，但我認為應該考慮到值的變化/波動，計算最差條件下的損耗。

此次將使用上圖給出的值。這些均是以最差條件為前提的值。計算步驟是先按照每種損耗的公式計算各自的損耗，然后再將損耗結果相加。

① 高邊MOSFET的傳導損耗

② 低邊MOSFET的傳導損耗

③ 高邊MOSFET的開關損耗

④ 死區(qū)時間損耗

⑤ IC控制電路的功率損耗

⑥ 柵極電荷損耗

電源IC的功率損耗總和：

在本示例中，電源IC的功率損耗約為1W。只要用于計算的數(shù)據(jù)完整，功率損耗計算并不難。

損耗的簡單計算方法

在很多情況下，電源IC的技術規(guī)格書中給出的是在標準的應用電路中測試得到的效率曲線圖（效率 vs 輸出電流）。如果所使用的電路條件與規(guī)格書中的效率曲線的條件相同或近似，則在自己設計的電路中也可能得到基本相同的效率曲線。利用這個效率曲線，可以簡單計算損耗。這里也以內(nèi)置MOSFET的同步整流降壓轉換器為例進行計算。

首先，請看根據(jù)效率計算損耗的公式，這同時也是為了整理效率和損耗的關系。

輸入功率 ［W］＝輸出功率［W］＋損耗［W］效率（×100，以“%”表示）＝輸出功率［W］÷輸入功率［W］損耗 ［W］＝輸出功率［W］×（1－效率）÷效率

接下來，根據(jù)下面的條件，使用效率曲線進行計算。

使用條件：Vin＝24V，Vout＝5V，Iout＝1.5A

從曲線圖中可以看出效率為：84%（藍色圓圈）

損耗 ［W］＝輸出功率［W］×（1－效率）÷效率 ＝（5V×1.5A）×（1－0.84）÷0.84＝1.43W

這里計算出的損耗是電路的損耗（效率也一樣），因此，需要減去外置輸出電感的DCR帶來的傳導損耗（PCOIL）。

如上所述，可以根據(jù)效率曲線大致算出損耗。前面提到要減去外置電感的損耗，但更準確一點講，估算值中包含其他外置部件和PCB的薄膜布線等的損耗。然而，由于電源IC本身的損耗比這個值?。ㄍǔＶ皇呛苄〉闹担?，因此用于估算值的量并沒有什么問題。

功率晶體管為外置的情況下，可以用相同的思路估算，但一般需要另行求出功率晶體管的損耗，因此所花的時間也可能與單獨計算差不多。

最后，計算值的小數(shù)原則上要向上舍入，而非向下舍入。至于使用到小數(shù)點后幾位數(shù)，可根據(jù)整體的功率來判斷有效（有影響）的位數(shù)。這是為了將誤差控制在安全范圍，需要注意的是損耗和發(fā)熱等負面因素。當然，在進行可否判斷時需要考慮到余量而非界限值。

封裝選型時的熱計算示例1

從本部分開始，將介紹根據(jù)求得的損耗進行熱計算，并判斷在實際使用條件下是否在最大額定值范圍內(nèi)及其對應方法等。原本之所以求損耗（效率），是為了確認最終IC芯片和晶體管芯片的結溫Tj未超出最大額定值，并確認電源電路在要求條件下準確且安全地工作。

使用在“電源IC的功率損耗計算示例”中計算得到的結果。為方便起見，下面給出計算損耗時的條件和損耗的計算結果。

電源IC的功率損耗總和：

如右表所示，輸出電流IO為2A。工作環(huán)境溫度Ta為最高85℃。在這樣的條件下，電源IC的封裝考慮采用HTSOP-8封裝。HTSOP-8是標準的表面貼裝型SO封裝，是背面露出金屬板的封裝類型。

熱計算說到底是求IC芯片的結溫Tj。在IC的技術規(guī)格書中，多會提供容許損耗曲線圖，容許損耗最終也會歸結到Tj。下面是Tj的計算公式。不難看出這個公式并非特殊的公式，而是普遍的用來表示Tj的公式。

Tj＝Ta＋θja×P

Ta：環(huán)境（周圍）溫度 ℃

θja：接合部－環(huán)境間熱阻 ℃/W

P：消耗（損耗）功率 W

熱阻值是計算所需的信息。多數(shù)情況下會在IC的技術規(guī)格書的條件中有提供。下表是從技術規(guī)格書中摘錄的。此外，這里還提供了這些條件下的容許損耗曲線圖。

從所提供的內(nèi)容可以看出，熱阻θja因安裝PCB板的層數(shù)而異。本文中的假設前提為1層PCB，因此使用“條件①”來計算。

Tj＝Ta＋θja×P?85℃＋189.4℃/W×1.008W＝275.9℃

Tjmax為150℃，因此從計算結果看嚴重不符合。先在公式中試著代入數(shù)值進行了計算，在列舉條件過程中就可以看出其結果。在容許損耗曲線圖中，一個損耗1.008W的線已經(jīng)超出了①條件下的容許范圍。另外，Ta＝85℃的線與①的交點，表示①的條件下的容許功率，可以一目了然地看出，1.008W已經(jīng)遠遠超過這個范圍。進一步講，當知道θja為189.4℃/W時，損耗1.008W的話僅發(fā)熱量就能超過Tjmax的150℃限值，這種條件下是無法實際使用的，這在計算前就已經(jīng)看出來了。

不過，通過該計算可以明白“將什么、做到怎樣的程度、如何做比較好”，因此還是有必要計算的。

封裝選型時的熱計算示例2

“封裝選型時的熱計算示例1”的結果，實際上無需探討也知道275.9℃相對于Tjmax＝150℃來說是嚴重不合格的。

本次將基于上次的結果，在上述另一個PCB板條件②下進行計算。

PCB板②：4層PCB（2、3層銅箔，背面銅箔74.2mm×74.2mm）

條件②：θja＝40.3℃/W

Tj＝Ta＋θja×P?85℃＋40.3℃/W×1.008W＝125.6℃→Tjmax＝150℃以下，結果OK

在條件②下，得益于4層PCB的散熱效果，熱阻從189.4℃/W降至40.3℃/W，降低了近4/5，因此，即使是Ta＝85℃的條件，相對于Tjmax來說也具有約24℃的余量。這也可以從上述容許損耗曲線圖中來確認，圖中紅色虛線所示的1.008W的線和Ta=85℃線的交點，位于條件②的容許損耗曲線內(nèi)側。

這證明希望使用的封裝HTSOP-8是可以使用的，但需要采用4層的PCB。

雖然這兩次的示例有點極端，但通過這樣的計算和經(jīng)驗積累，很快就會鎖定所需的大致條件。但是，要想拿出具體結論，計算損耗功率并進行熱計算當然是不容忽視的步驟。

損耗因素

上文介紹過在電源電路的很多部位都會產(chǎn)生損耗，整體損耗的構成部分–特定部位的損耗在某些工作條件下會增加。所以需要先認識到工作條件是造成損耗增加的因素之一。下面匯總了與條件相關的造成損耗的因素，同時還給出了損耗的計算公式，這樣可以更明確地理解其關聯(lián)性。

隨著負載電流 的增加而增加的損耗因素：

高邊側的MOSFET導通電阻 帶來的傳導損耗

低邊側的MOSFET導通電阻 帶來的傳導損耗

電感（線圈）的DCR 帶來的導通損耗

隨著頻率 的提高而增加的損耗因素：

柵極電荷損耗

受負載電流 和頻率兩者影響的損耗因素：

開關損耗

Dead Time損耗

這些是和電源電路的規(guī)格變更和條件變動有關的因素。只要理解了這些關系，就可以明白探討規(guī)格和條件變更時的注意要點。

通過提高開關頻率來實現(xiàn)小型化時的注意事項

在開關方式的DC/DC轉換器電路中，如果提高開關頻率，就可以降低外置電感和電容器的值，也就是說，就可以使用更小形狀、更小封裝的電感和電容器，使電路所需的安裝面積變小，從而可實現(xiàn)設備的小型化。這是在小型便攜設備中常用的方法。

上文中介紹過，受開關頻率 fSW 影響的損耗因素主要有三項：①柵極電荷損耗、②開關損耗、③死區(qū)時間損耗。

針對這些因素，下面來計算一下當開關頻率提高時，實際會增加多少損耗。條件使用“電源IC的功率損耗計算示例”中使用過的右側條件。將開關頻率從0.1MHz提高到2MHz。

下面是各計算公式和實際的計算值。柵極電荷損耗為H和L之和。

＜隨著頻率 的提高而增加的損耗因素＞

①柵極電荷損耗

②開關損耗

③死區(qū)時間損耗

從計算公式可以看出，由于開關頻率 fSW 從0.1MHz提高到2MHz（20倍），幾種功率損耗也直接提高了20倍。然而，從整體功率損耗中每個值的比例來看，②開關損耗和③死區(qū)時間損耗占主導地位。下圖是相對于開關頻率的每種損耗數(shù)據(jù)。

如果用具體的數(shù)值來表示整體損耗，那就是：開關頻率0.1MHz時損耗為0.632W，開關頻率1MHz時損耗為1.208W，開關頻率2MHz時損耗為1.848W，很明顯隨著開關頻率的提高，損耗也在增加。

再計算一下效率：輸出功率為10W（5V/2A），輸入功率為輸出功率＋損耗功率，因此在0.1MHz時效率為94.1%，1MHz時效率約為89.2%，2MHz時效率為84.4%，在實際上可能發(fā)生的從1MHz到2MHz的變化過程中，效率下降達4.8%。

考慮因素及對策

提高開關頻率可使用更小型的外置電感和電容器，從而可進一步實現(xiàn)電源及應用的小型化。然而，提高開關頻率后，開關損耗和死區(qū)時間損耗隨之增加，效率隨之下降。也就是說，提高開關頻率所帶來的小型化和損耗增加（效率下降）之間，存在著此起彼消的矛盾關系。

作為其對策方案是基于應用的要求，在可接受的損耗（效率）和尺寸范圍進行平衡來設置開關頻率。如果是尺寸為第一優(yōu)先要素，則采用最快的開關頻率；如果是效率為第一優(yōu)先要素，則選擇最慢的開關頻率。不過很多情況下是綜合衡量尺寸和效率，取折中方案。

高輸入電壓應用時的注意事項

對于DC/DC轉換器的輸入電源來說，通常工業(yè)設備的12V總線等幾乎是恒定電壓，而汽車的電池電壓等雖然標稱12V，但需要考慮到瞬態(tài)波動等因素，設想相當寬范圍的電壓進行設計。

本文將在此前提到的條件（輸入電壓12V，最高達60V）下來探討效率。

在“損耗因素”一文的公式中提到，輸入電壓的升高能夠對效率造成影響的是“開關損耗”。

＜隨著輸入電壓 VIN 的升高而增加的損耗因素＞

開關損耗：

從公式可以看出，開關損耗隨VIN的升高而增加，由于是乘法算式，因此將會造成很大的影響。

下面來實際計算一下當VIN為12V和60V時的損耗。

PSWH（12VIN）＝0.5×12V×2A×（20 nsec＋20 nsec）×1MHz＝0.48W

PSWH（60VIN）＝0.5×60V×2A×（20 nsec＋20 nsec）×1MHz＝2.4W

VIN升高了5倍，所以計算后開關損耗也增加了5倍。下圖為相對于輸入電壓的整體損耗變化示意圖。基本上開關損耗是主要增加的損耗。

考慮因素及對策

要將輸入電壓范圍擴展為12V～60V，需要對當初選擇用于12VIN的MOSFET重新評估包括額定電壓（耐壓）在內(nèi)的幾項規(guī)格。以下匯總了重新評估要點和注意事項。

在使用開關晶體管（MOSFET）外置的控制器IC的案例中，重新評估MOSFET的額定電壓（VD）。

開關損耗會增加，因此MOSFET的容許損耗也需要重新評估。

隨著MOSFET的變更，探討采用tr和tf更快且導通電阻和Qg低的產(chǎn)品。

電源規(guī)格中，如果能夠降低開關頻率就將其降低。如果將fSW減半（降至500kHz），則損耗也會減半。

如果是開關晶體管內(nèi)置型的IC，則需要對IC本身進行評估。

至此僅考慮了損耗方面的因素，其實在涉及更高輸入電壓時，還有一項考慮因素。雖然并非本文的主題內(nèi)容，但在現(xiàn)實中是非常重要的，因此在這里提一下。

應該是將最大60VIN降壓至5VOUT，但降壓比受電源IC的控制參數(shù)之一的最小導通時間的限制，故必須對降壓比和最小導通時間進行探討。由于降壓比是60：5，按開關頻率1MHz進行簡單計算的話，需要能夠控制周期1μs的1/12、即83.3ns的導通時間的電源IC。然而，現(xiàn)實中最小導通時間83.3ns以下的電源IC并不多。在ROHM的產(chǎn)品中，DB9V100MUFF這款電源IC可以滿足該條件，但在多數(shù)情況下，很多產(chǎn)品因無法滿足最小導通時間要求而被迫降低開關頻率。如果降低開關頻率，則不僅需要重新確認損耗，其他相關的所有元器件常數(shù)等都需要重新確認。但在車載設備中，基本上都要求2MHz以上的開關頻率，因此無法通過降低開關頻率來解決該問題。

綜上所述，在探討高電壓應用時，需要考慮到降壓比和損耗增加這兩方面的因素。

高輸入電流應用時的注意事項1

在此前使用的條件中，設想輸出電流的范圍為1A～5A。

隨著輸出電流增加而增加的損耗有低邊／高邊MOSFET的導通電阻損耗、開關損耗、死區(qū)時間損耗以及電感的DCR損耗。

下面是“損耗因素”中列出的各損耗公式。

＜隨著輸出電流 的增加而增加的損耗因素＞

?高邊側的MOSFET導通電阻 帶來的傳導損耗??

?低邊側的MOSFET導通電阻 帶來的傳導損耗???開關損耗???死區(qū)時間損耗???電感（線圈）的DCR 帶來的導通損耗??

從公式中可以看出，MOSFET的導通電阻和電感的DCR損耗尤為增加。由于Io為二次方，因此1A時為1，但5A時變?yōu)?5，與其他損耗相比，其系數(shù)變?yōu)?倍。下面是當Io從1A變?yōu)?A時的各損耗示意圖。

考慮因素及對策

MOSFET的導通電阻帶來的傳導損耗是損耗增加的主要因素，因此在開關MOSFET外置的控制器IC配置的情況下，應選擇導通電阻低的MOSFET。如果是MOSFET內(nèi)置型IC，則基于同樣的觀點，應選擇內(nèi)置MOSFET的導通電阻小的IC，但由于沒有單獨選擇MOSFET的選項，因此需要對比整體的損耗進行選擇。

電感的DCR損耗也很大，因此需要選擇DCR小的電感。在IC組成的電源電路中，一般情況下電感為外置，因此與MOSFET外置型和內(nèi)置型的思路相同。

關于開關損耗，選擇tRISE和tFALL較快、即MOSFET的開關速度快的產(chǎn)品可抑制開關損耗。基本上需要選擇Qg低的MOSFET。另外，控制器IC的柵極驅動能力高也可有效抑制損耗，但本次使用IC本身的條件。有的MOSFET內(nèi)置型IC是以高速開關為特點的。

此次的條件設置中，是以不改變開關頻率為前提的，不過也有通過降低開關頻率來降低損耗的手法。但是，這與電感的大小之間存在矛盾平衡關系。

死區(qū)時間損耗是死區(qū)時間中因低邊MOSFET的體二極管的正向電壓VF和Io而產(chǎn)生的損耗，因此理論上應該使用縮短死區(qū)時間、體二極管的VF小的MOSFET。然而，在大多數(shù)情況下，死區(qū)時間是按控制器IC優(yōu)化的值設置的，是無法調(diào)整的，而且根據(jù)死區(qū)時間來選擇控制IC的做法也不太現(xiàn)實。此外，對于MOSFET也是一樣，尋找體二極管的VF小的產(chǎn)品也并不現(xiàn)實。如果無法容忍死區(qū)時間損耗，可以通過在低邊MOSFET的漏極－源極間增加VF小的二極管（如肖特基二極管）來降低VF。另外，雖然這種方法與本次的條件不符，但還可以通過降低開關頻率的方法來處理。

最終需要使用導通電阻低的MOSFET，提高開關速度，并選用DCR低的電感。但是，關于MOSFET的選型還有一些需要探討的事項，相關內(nèi)容將在“其2”中進行說明。

高輸入電流應用時的注意事項2

如上文中所介紹的，要想提高輸出電流，需要使用導通電阻小的MOSFET。然而，高耐壓且低導通電阻的MOSFET通常會具有較大的柵極電容，并且往往具有較高的Qg，因此，需要注意柵極電荷損耗。

下面將在此前使用的條件下，在柵極電荷Qg具有從1nC到50nC的范圍條件下，來探討損耗。

?柵極電荷損耗

下圖表示Qg和損耗之間的關系。當Qg增加時，柵極電荷損耗也會隨之增加。

對策

作為應對這種損耗增加問題的對策，可探討使用輸出電流增加時所需的低導通電阻的MOSFET，且Qg低的MOSFET。實際上存在導通電阻低且Qg足夠低的MOSFET，這是可以避免的問題。

需要注意的是，Qg低的MOSFET可能會具有急劇的開關上升/下降，這可能會導致開關噪聲變大。雖然這種對策具有提高開關速度、降低開關損耗的優(yōu)點，但需要充分評估EMI問題，也需要考慮PCB設計。

小結：在探討輸出電流大的應用時，需要使用導通電阻低的MOSFET，提高開關速度，并選擇DCR低的電感。關于MOSFET，需要選擇導通電阻低、Qg低的產(chǎn)品。在這種情況下，開關速度往往會提高，因此需要確認開關噪聲是否有增加。

責任編輯：haq