0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

采用系統(tǒng)參考模式設(shè)計JESD 204B時鐘

電子設(shè)計 ? 來源:網(wǎng)友電子設(shè)計發(fā)布 ? 作者:網(wǎng)友電子設(shè)計發(fā)布 ? 2021-11-24 14:48 ? 次閱讀

您好,歡迎再度光臨“時序至關(guān)重要”博客系列。在一篇以前的文章中,Timothy T.曾談到JESD204B接口標準(該標準越來越受歡迎,因為它能在高速數(shù)據(jù)采集系統(tǒng)里簡化設(shè)計)的時鐘要求。在本文中,筆者將談?wù)摱秳雍铣善髋c清除器的不同系統(tǒng)參考信號(SYSREF)模式,以及如何用它們來最大限度地提高JESD204B時鐘方案的性能。

LMK04821系列器件為該話題提供了很好的范例研究素材,因為它們是高性能的雙環(huán)路抖動清除器,可在具有器件和SYSREF時鐘的子類1時鐘方案里驅(qū)動多達七個JESD204B轉(zhuǎn)換器或邏輯器件。圖1是典型JESD204B系統(tǒng)(以LMK04821系列器件作為時鐘解決方案)的高級方框圖。

pYYBAGGKZWCANR9qAABphiYnbZU090.jpg

圖1:典型的JEDEC JESD204B應(yīng)用方框圖

LMK04821憑借來自第二鎖相環(huán)(PLL)電壓控制振蕩器的單個SYSREF時鐘分頻器來產(chǎn)生SYSREF信號。信號從分頻器被分配到個別的輸出路徑。每個輸出路徑均包含數(shù)字和模擬延遲,以調(diào)節(jié)與器件時鐘有關(guān)的SYSREF相位。

根據(jù)JESD204B標準,SYSREF可采用不同的模式,如圖2所示。它可以是連續(xù)性(也稱為周期性)、有間隙的周期性或一次性信號。連續(xù)性和有間隙的周期性SYSREF的周期必須是本地多幀時鐘(LMFC)的整數(shù)倍,以避免多幀中間的SYSREF脈沖。

連續(xù)性模式允許連續(xù)性輸出。由于從SYSREF至器件時鐘存在串?dāng)_,因此許多開發(fā)人員不用連續(xù)性模式。但是,連續(xù)性模式使系統(tǒng)開發(fā)人員能在兩個信號之間手動設(shè)置恰當(dāng)?shù)拇_定性相位關(guān)系。設(shè)置后,它可變?yōu)橛虚g隙的周期性SYSREF。

在有間隙的周期性或一次性模式中,SYSREF時鐘分頻器的輸出通過脈沖發(fā)生器被饋送給輸出路徑。脈沖發(fā)生器用門控制SYSREF信號,只讓少數(shù)脈沖通過。脈沖數(shù)可被設(shè)定為一個、兩個、四個或八個。因為沒有周期性信號,所以從SYSREF至器件時鐘的串?dāng)_被最大限度地減少。

LMK0482x中另一類有間隙的周期性SYSREF模式是請求模式,只要SYNC/SYSREF_REQ引腳為高電平,該模式就能輸出SYSREF脈沖的連續(xù)流。

poYBAGGKZWKAGlr9AAB2hGqJY3M970.jpg

圖2:LMK0482x的SYSREF模式是:a)連續(xù)性SYSREF;b)脈沖式SYSREF(一次性或有間隙的周期性模式);c)SYSREF請求(有間隙的周期性模式)

在LMK04821器件中,內(nèi)部SYSREF分配路徑與輸出分頻器同步路徑共享。因此,它需要一個特定的寄存器寫入序列,以支持同步輸出和無干擾SYSREF脈沖的產(chǎn)生。在表1中,筆者描述的方法都與它們的寄存器寫入序列一起列出。表1還展示了內(nèi)容為十進制值的內(nèi)部寄存器字段名。具有相同編號的步驟可以互換。

JESD204B標準是減少布局工作量,同時在信號轉(zhuǎn)換器和邏輯器件之間采用串行化數(shù)據(jù)傳輸。通過充分利用JESD204B致能時鐘器件的SYSREF模式,您可在整個系統(tǒng)中輕松創(chuàng)建確定性的相位關(guān)系。

在JESD204B設(shè)計等方面,有沒有您希望我們談及的其它時鐘設(shè)計挑戰(zhàn)?歡迎通過登錄在下邊發(fā)表評論來告知筆者。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 脈沖
    +關(guān)注

    關(guān)注

    20

    文章

    876

    瀏覽量

    95270
  • 模擬
    +關(guān)注

    關(guān)注

    7

    文章

    1416

    瀏覽量

    83824
  • 分頻器
    +關(guān)注

    關(guān)注

    43

    文章

    445

    瀏覽量

    49581
  • 引腳
    +關(guān)注

    關(guān)注

    16

    文章

    1131

    瀏覽量

    49740
收藏 人收藏

    評論

    相關(guān)推薦

    JESD204B升級到JESD204C時的系統(tǒng)設(shè)計注意事項

    電子發(fā)燒友網(wǎng)站提供《從JESD204B升級到JESD204C時的系統(tǒng)設(shè)計注意事項.pdf》資料免費下載
    發(fā)表于 09-21 10:19 ?0次下載
    從<b class='flag-5'>JESD204B</b>升級到<b class='flag-5'>JESD204</b>C時的<b class='flag-5'>系統(tǒng)</b>設(shè)計注意事項

    采用JESD204B的LMK5C33216超低抖動時鐘同步器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《采用JESD204B的LMK5C33216超低抖動時鐘同步器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-21 10:47 ?0次下載
    <b class='flag-5'>采用</b><b class='flag-5'>JESD204B</b>的LMK5C33216超低抖動<b class='flag-5'>時鐘</b>同步器數(shù)據(jù)表

    LMK0482x超低噪聲JESD204B兼容時鐘抖動消除器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《LMK0482x超低噪聲JESD204B兼容時鐘抖動消除器數(shù)據(jù)表.pdf》資料免費下載
    發(fā)表于 08-21 09:19 ?0次下載
    LMK0482x超低噪聲<b class='flag-5'>JESD204B</b>兼容<b class='flag-5'>時鐘</b>抖動消除器數(shù)據(jù)表

    A9680采集低頻信號時 發(fā)生204B鏈路斷開的問題

    )采集到的波形十分完美,204B鏈路穩(wěn)定 2、當(dāng)輸入正弦波頻率降低到50K時,開始會有解碼錯誤 3、當(dāng)輸入正弦波頻率降到30K及以下時,204B鏈路就會斷開 測過AD9680的設(shè)備時鐘和sysref,設(shè)備
    發(fā)表于 04-09 08:15

    抓住JESD204B接口功能的關(guān)鍵問題

    更低,以及轉(zhuǎn)換器和邏輯器件的封裝更小。多家供應(yīng)商的新型模擬/數(shù)字轉(zhuǎn)換器采用此接口,例如ADI的AD9250。與現(xiàn)有接口格式和協(xié)議相比,JESD204B接口更復(fù)雜、
    的頭像 發(fā)表于 03-26 08:22 ?904次閱讀
    抓住<b class='flag-5'>JESD204B</b>接口功能的關(guān)鍵問題

    JESD204B的常見疑問解答

    ,使用JESD204B的雙通道ADC。大部分情況下,雙通道ADC針對兩個轉(zhuǎn)換器提供單個時鐘輸入。它將迫使ADC以同樣的頻率進行模擬采樣。但對于某些特定的應(yīng)用而言,這類器件也可能采用兩個獨立的輸入
    發(fā)表于 01-03 06:35

    AD9683的引腳如何與zynq 7015芯片中的JESD204 ip核端口對應(yīng)相連?

    芯片上JESD204B協(xié)議對應(yīng)的引腳(SYSREF、SYNCINB和SERDOUT)與ZYNQ7015芯片中的JESD204 IP核的端口對應(yīng)相連。
    發(fā)表于 12-15 07:14

    ad9680 JESD204B接口rx_sync信號同步和失鎖周期性出現(xiàn)怎么解決?

    always中的每個SYSREF都進行同步模式,發(fā)現(xiàn)當(dāng)時AD9680配置完成,JESD204B IP核配置完成,啟動SYSREF時鐘產(chǎn)生,第一個時鐘同步后rx_sync信號拉高一個S
    發(fā)表于 12-12 08:03

    AD9690配置在JESD204B sublcass 0模式下,AD9690的SYSREF±輸入管腳怎么處理?

    用單片AD9690采集數(shù)據(jù)給FPGA,不要求確定延遲,因此想要把AD9690配置在JESD204B sublcass 0 模式下。但是這種模式下,對于AD9690的SYSREF±的輸入管腳怎么處理?以及AD9690工作在subc
    發(fā)表于 12-12 06:16

    AD9680通過0x570和0X56E寄存器快速配置JESD204B,電路鎖相環(huán)無法鎖定,204B無法正常輸出數(shù)據(jù)怎么解決?

    9680測試評估中遇到問題: 按照數(shù)據(jù)手冊中的配置步驟,關(guān)斷鏈路,通過0x570和0X56E寄存器快速配置JESD204B,鏈路上電后,電路鎖相環(huán)無法鎖定,204B無法正常輸出數(shù)據(jù)。
    發(fā)表于 12-05 08:04

    AD9164 JESD204B接口的傳輸層是如何對I/Q數(shù)據(jù)進行映射的?

    AD9164 JESD204B接口的傳輸層是如何對I/Q數(shù)據(jù)進行映射的
    發(fā)表于 12-04 07:27

    JESD204B規(guī)范的傳輸層介紹

    電子發(fā)燒友網(wǎng)站提供《JESD204B規(guī)范的傳輸層介紹.pdf》資料免費下載
    發(fā)表于 11-28 10:43 ?0次下載
    <b class='flag-5'>JESD204B</b>規(guī)范的傳輸層介紹

    AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet

    電子發(fā)燒友網(wǎng)為你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有AD9207
    發(fā)表于 10-16 19:02
    AD9207: 12-Bit, 6 GSPS, <b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204</b>C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, <b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204</b>C Dual ADC Data Sheet

    LogiCORE IP JESD204內(nèi)核概述

    LogiCORE IP JESD204內(nèi)核實現(xiàn)了一個JESD204B接口,使用GTX、GTH、GTP或GTY(僅限UltraScale和UltraScale+)收發(fā)器在1至8個通道上支持1至12.5
    的頭像 發(fā)表于 10-16 10:57 ?824次閱讀
    LogiCORE IP <b class='flag-5'>JESD204</b>內(nèi)核概述

    AD9694S: 14-Bit, 500 MSPS, JESD 204B, 二次對數(shù)字轉(zhuǎn)換器數(shù)據(jù)表 ADI

    電子發(fā)燒友網(wǎng)為你提供ADI(ADI)AD9694S: 14-Bit, 500 MSPS, JESD 204B, 二次對數(shù)字轉(zhuǎn)換器數(shù)據(jù)表相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有AD9694S: 14-Bit
    發(fā)表于 10-08 16:48
    AD9694S: 14-Bit, 500 MSPS, <b class='flag-5'>JESD</b> <b class='flag-5'>204B</b>, 二次對數(shù)字轉(zhuǎn)換器數(shù)據(jù)表 ADI