0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速鏈路時(shí)鐘抖動(dòng)規(guī)范基礎(chǔ)知識(shí)

電子設(shè)計(jì) ? 來(lái)源:網(wǎng)友電子設(shè)計(jì)發(fā)布 ? 作者:網(wǎng)友電子設(shè)計(jì)發(fā)布 ? 2021-11-22 15:52 ? 次閱讀

作者:John Johnson,德州儀器

本文介紹時(shí)鐘抖動(dòng)對(duì)高速鏈路性能的影響。我們將重點(diǎn)介紹抖動(dòng)預(yù)算基礎(chǔ)。

用于在更遠(yuǎn)距離對(duì)日益增長(zhǎng)的海量數(shù)據(jù)進(jìn)行傳輸?shù)囊恍?biāo)準(zhǔn)不斷出現(xiàn)。來(lái)自各行業(yè)的工程師們組成了各種委員會(huì)和標(biāo)準(zhǔn)機(jī)構(gòu),根據(jù)其開(kāi)發(fā)標(biāo)準(zhǔn)的目標(biāo)(數(shù)據(jù)吞吐量和通信距離)確定抖動(dòng)預(yù)算;同時(shí)還要考慮到組成通信鏈路的模塊的局限性。

pYYBAGGKc2uAEX5GAABqy1wyoNo165.png

圖 1 通信鏈路—抖動(dòng)組件

圖 1 顯示了集成有一個(gè)嵌入式時(shí)鐘的典型高速通信鏈路。每個(gè)子系統(tǒng)(時(shí)鐘、發(fā)送器、通道和接收機(jī))都會(huì)對(duì)整體抖動(dòng)預(yù)算的增加產(chǎn)生影響。子系統(tǒng)抖動(dòng)包括一個(gè)決定性 (DJ) 組件和一個(gè)隨機(jī)組件 (RJ),如圖 1 所示。為了實(shí)現(xiàn)可接受的通信效果,必須滿足下列條件:

poYBAGGKc26AEUq4AAAFxHyIi_0778.png 方程式 1

其中:TJSYS 是總抖動(dòng),而 1UI 為1個(gè)單位時(shí)間間隔(1 比特時(shí)間)

總抖動(dòng) (TJ) 包括每個(gè)子系統(tǒng)決定性抖動(dòng)和隨機(jī)抖動(dòng)的和。由于隨機(jī)抖動(dòng)自身的屬性,進(jìn)行這種求和時(shí)需要特別注意。隨機(jī)抖動(dòng)呈現(xiàn)高斯(隨機(jī))分布,并且無(wú)邊界。因此,隨機(jī)抖動(dòng)可表示為一個(gè) RMS 值,并且在規(guī)定測(cè)量/整合帶寬范圍內(nèi)對(duì)其進(jìn)行估算。例如,圖 1 所示接收機(jī)的抖動(dòng)測(cè)量帶寬便為 f2 - f1(參見(jiàn)圖 2)。這是因?yàn)榻邮諜C(jī)鎖相環(huán)路 (PLL) 追蹤 f1 以下的抖動(dòng)(從而排斥它),而發(fā)射 PLL 的頻率上限為 f2。從接收機(jī)的角度來(lái)看,使鏈路性能降低的隨機(jī)抖動(dòng)降至這些限制之間。

pYYBAGGKc3GAfx2GAACCQ_fSkFw728.png

圖 2 高速通信鏈路—隨機(jī)抖動(dòng)測(cè)量帶寬

由于隨機(jī)抖動(dòng)是隨機(jī)過(guò)程產(chǎn)生的結(jié)果,系統(tǒng)總隨機(jī)抖動(dòng)的計(jì)算需要進(jìn)行方和根 (RSS) 計(jì)算,如方程式2所示:

poYBAGGKc3SAfP72AAAHaCjAS1I601.png

方程式 2

決定性抖動(dòng)源和的計(jì)算很簡(jiǎn)單:

pYYBAGGKc3eAM8SqAAAGOJyHLcQ677.png 方程式 3

最后,可對(duì)系統(tǒng)總抖動(dòng)進(jìn)行估算,由此可以實(shí)現(xiàn)鏈路預(yù)算;但是,還需要做更多的工作。這種計(jì)算涉及統(tǒng)計(jì)數(shù)學(xué)。需要用到一種被稱之為 Q 因數(shù)的參數(shù)(參見(jiàn)表 1)。Q 因數(shù)的大小具體取決于誤碼率 (BER),同時(shí)還要根據(jù)鏈路性能/可靠性目標(biāo)來(lái)選擇。由于隨機(jī)抖動(dòng)的無(wú)邊界屬性,(最終)會(huì)出現(xiàn)誤碼。例如,10-8 的 BER 意味著,每發(fā)送 100,000,000 比特便會(huì)有一個(gè)比特被錯(cuò)誤解釋?,F(xiàn)代的通信系統(tǒng)通常會(huì)要求一個(gè)達(dá)到或者超過(guò) 10-12 以上的 BER。

系統(tǒng)總抖動(dòng)(以及鏈路預(yù)算)可使用方程式 4 計(jì)算得到:

poYBAGGKc3mAL-HxAAAIk96MorI556.png 方程式 4

例如,10-14 的 BER 時(shí),總抖動(dòng)為:

poYBAGGKc3yAWxA-AAAII3DhBHA153.png 方程式 5

本文討論了構(gòu)成總抖動(dòng)預(yù)算的一些參數(shù)。下一次,我們將探討時(shí)鐘,并研究隨機(jī)抖動(dòng)和相位噪聲之間的關(guān)系。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 嵌入式
    +關(guān)注

    關(guān)注

    5046

    文章

    18821

    瀏覽量

    298585
  • 模擬
    +關(guān)注

    關(guān)注

    7

    文章

    1416

    瀏覽量

    83824
  • 時(shí)鐘
    +關(guān)注

    關(guān)注

    10

    文章

    1673

    瀏覽量

    130961
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    CDCM61004四輸出、集成VCO、低抖動(dòng)時(shí)鐘發(fā)生器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDCM61004四輸出、集成VCO、低抖動(dòng)時(shí)鐘發(fā)生器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-22 09:21 ?0次下載
    CDCM61004四<b class='flag-5'>路</b>輸出、集成VCO、低<b class='flag-5'>抖動(dòng)</b><b class='flag-5'>時(shí)鐘</b>發(fā)生器數(shù)據(jù)表

    CDCM61002兩輸出、集成VCO、低抖動(dòng)時(shí)鐘發(fā)生器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDCM61002兩輸出、集成VCO、低抖動(dòng)時(shí)鐘發(fā)生器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-22 09:20 ?0次下載
    CDCM61002兩<b class='flag-5'>路</b>輸出、集成VCO、低<b class='flag-5'>抖動(dòng)</b><b class='flag-5'>時(shí)鐘</b>發(fā)生器數(shù)據(jù)表

    CDCE72010十輸出高性能時(shí)鐘同步器、抖動(dòng)消除器和時(shí)鐘分配器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《CDCE72010十輸出高性能時(shí)鐘同步器、抖動(dòng)消除器和時(shí)鐘分配器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-21 09:26 ?0次下載
    CDCE72010十<b class='flag-5'>路</b>輸出高性能<b class='flag-5'>時(shí)鐘</b>同步器、<b class='flag-5'>抖動(dòng)</b>消除器和<b class='flag-5'>時(shí)鐘</b>分配器數(shù)據(jù)表

    時(shí)鐘抖動(dòng)時(shí)鐘偏移的區(qū)別

    時(shí)鐘抖動(dòng)(Jitter)和時(shí)鐘偏移(Skew)是數(shù)字電路設(shè)計(jì)中兩個(gè)重要的概念,它們對(duì)電路的時(shí)序性能和穩(wěn)定性有著顯著的影響。下面將從定義、原因、影響以及應(yīng)對(duì)策略等方面詳細(xì)闡述時(shí)鐘
    的頭像 發(fā)表于 08-19 18:11 ?375次閱讀

    時(shí)鐘抖動(dòng)與相位噪聲的關(guān)系

    時(shí)鐘抖動(dòng)和相位噪聲是數(shù)字系統(tǒng)和通信系統(tǒng)中兩個(gè)至關(guān)重要的概念,它們之間存在著緊密而復(fù)雜的關(guān)系。以下是對(duì)時(shí)鐘抖動(dòng)和相位噪聲關(guān)系的詳細(xì)探討,旨在全面解析兩者之間的相互作用和影響。
    的頭像 發(fā)表于 08-19 18:01 ?251次閱讀

    FPGA如何消除時(shí)鐘抖動(dòng)

    在FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)設(shè)計(jì)中,消除時(shí)鐘抖動(dòng)是一個(gè)關(guān)鍵任務(wù),因?yàn)?b class='flag-5'>時(shí)鐘抖動(dòng)會(huì)直接影響系統(tǒng)的時(shí)序性能、穩(wěn)定性和可靠性。以下將詳細(xì)闡述FPGA中消除
    的頭像 發(fā)表于 08-19 17:58 ?425次閱讀

    簡(jiǎn)述時(shí)鐘抖動(dòng)的產(chǎn)生原因

    時(shí)鐘抖動(dòng)(Clock Jitter)是時(shí)鐘信號(hào)領(lǐng)域中的一個(gè)重要概念,它指的是時(shí)鐘信號(hào)時(shí)間與理想事件時(shí)間的偏差。這種偏差不僅影響數(shù)字電路的時(shí)序性能,還可能對(duì)系統(tǒng)的穩(wěn)定性和可靠性造成不利影
    的頭像 發(fā)表于 08-19 17:58 ?370次閱讀

    抖動(dòng)與相位噪音的基礎(chǔ)知識(shí)

    【序文】近年,伴隨影像傳輸?shù)绕占埃歉删W(wǎng)中流過(guò)的通信量有增無(wú)減,通信的高速、大容量化進(jìn)展迅速。在這種情況下,高速化通信基礎(chǔ)設(shè)施對(duì)高頻且輸出信號(hào)穩(wěn)定的基準(zhǔn)信號(hào)源的需求十分強(qiáng)烈。抖動(dòng)(Jitter
    的頭像 發(fā)表于 08-14 16:52 ?122次閱讀
    <b class='flag-5'>抖動(dòng)</b>與相位噪音的<b class='flag-5'>基礎(chǔ)知識(shí)</b>

    高速信號(hào)傳輸中的抖動(dòng)和眼圖挑戰(zhàn)

    在《做信號(hào),你需要了解的高速信號(hào)知識(shí)(一)》中,我們探討了LVDS和JESD204B標(biāo)準(zhǔn)的優(yōu)勢(shì),這些標(biāo)準(zhǔn)在高速信號(hào)傳輸中提供了更高的速率、更低的功耗和更好的抗干擾能力。接下來(lái),我們將
    的頭像 發(fā)表于 07-03 10:29 ?353次閱讀
    <b class='flag-5'>高速</b>信號(hào)傳輸中的<b class='flag-5'>抖動(dòng)</b>和眼圖挑戰(zhàn)

    高速信號(hào)傳輸的損耗和均衡

    。均衡(Equalization)就是為了應(yīng)對(duì)ISI抖動(dòng),而被廣泛應(yīng)用的黑科技。既然ISI抖動(dòng)的根源,是傳輸對(duì)不同頻率信號(hào)損耗的差異,均衡就是要想辦法補(bǔ)償?shù)暨@個(gè)差異,讓不同頻率信號(hào)
    的頭像 發(fā)表于 07-03 10:00 ?345次閱讀
    <b class='flag-5'>高速</b>信號(hào)傳輸<b class='flag-5'>鏈</b><b class='flag-5'>路</b>的損耗和均衡

    了解并盡量減少抖動(dòng)對(duì)高速的影響

    作者:Bill Schweber 投稿人:DigiKey 北美編輯 通過(guò)為系統(tǒng)組件確定步調(diào),時(shí)鐘振蕩器為現(xiàn)代電路提供定時(shí)。隨著系統(tǒng)速度提高到數(shù)百 MHz 或更高,這些時(shí)鐘必須更快并具有極低的抖動(dòng)
    的頭像 發(fā)表于 02-13 17:47 ?910次閱讀
    了解并盡量減少<b class='flag-5'>抖動(dòng)</b>對(duì)<b class='flag-5'>高速</b><b class='flag-5'>鏈</b><b class='flag-5'>路</b>的影響

    了解抖動(dòng)對(duì)高速的影響并將其降至最低

    作者:Bill Schweber 時(shí)鐘振蕩器通過(guò)對(duì)系統(tǒng)組件進(jìn)行起搏來(lái)提供現(xiàn)代電路的定時(shí)心跳。隨著系統(tǒng)速度提高到數(shù)百兆赫茲 (MHz) 或更高,這些時(shí)鐘必須更快并提供非常低的抖動(dòng)(通常低于 100 飛
    的頭像 發(fā)表于 01-01 13:55 ?589次閱讀
    了解<b class='flag-5'>抖動(dòng)</b>對(duì)<b class='flag-5'>高速</b><b class='flag-5'>鏈</b><b class='flag-5'>路</b>的影響并將其降至最低

    抖動(dòng)基礎(chǔ)知識(shí)

    抖動(dòng)的定義是“信號(hào)的各個(gè)有效瞬時(shí)對(duì)其當(dāng)時(shí)的理想位置的短期性偏離。”簡(jiǎn)單來(lái)說(shuō),抖動(dòng)是指相對(duì)于其應(yīng)當(dāng)發(fā)生跳變的時(shí)間,信號(hào)實(shí)際跳變時(shí)有多長(zhǎng)時(shí)間的提前或延遲。對(duì)于數(shù)字信號(hào)而言,這個(gè)有效瞬時(shí)就是信號(hào)的 跳變點(diǎn)
    的頭像 發(fā)表于 11-29 18:26 ?1247次閱讀
    <b class='flag-5'>抖動(dòng)</b>的<b class='flag-5'>基礎(chǔ)知識(shí)</b>

    時(shí)鐘抖動(dòng)對(duì)ADC性能有什么影響

    電子發(fā)燒友網(wǎng)站提供《時(shí)鐘抖動(dòng)對(duì)ADC性能有什么影響.pdf》資料免費(fèi)下載
    發(fā)表于 11-28 10:24 ?1次下載
    <b class='flag-5'>時(shí)鐘</b><b class='flag-5'>抖動(dòng)</b>對(duì)ADC性能有什么影響

    IC設(shè)計(jì)必須關(guān)注的時(shí)鐘抖動(dòng)

    時(shí)鐘抖動(dòng)是相對(duì)于理想時(shí)鐘沿實(shí)際時(shí)鐘存在不隨時(shí)間積累的、時(shí)而超前、時(shí)而滯后的偏移稱為時(shí)鐘抖動(dòng),簡(jiǎn)稱
    的頭像 發(fā)表于 11-08 15:08 ?1755次閱讀
    IC設(shè)計(jì)必須關(guān)注的<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>抖動(dòng)</b>