砷化鎵的芯片可以做bumping嗎

Q1

各位同僚，請大家看看以下FCBGA封裝分層問題是否遇到過？有無相關(guān)的解決辦法？材質(zhì)為fr4，謝謝！具體情況如下圖片內(nèi)容所示：

A

如果熱應(yīng)力失效，也會有這樣的裂縫，確認(rèn)下封裝結(jié)構(gòu)有沒有可能發(fā)生熱應(yīng)力stress的問題，還有可能與bump的結(jié)構(gòu)有關(guān)，有些位置不要有空的，做一些dummy bump，bump直徑約125um。

Q2

請教各位，裸芯片銷售的，芯片減薄的厚度怎么定?？蛻魶]有要求，到底定200還是300。這個尺寸會影響什么？數(shù)字芯片減薄硅材質(zhì)襯底懸空。

A

影響封裝厚度，太薄了有裂的風(fēng)險，要做拋光，建議250um，封0.75 0.85的都沒問題。

Q3

各位大佬，有個問題請教，砷化鎵的芯片可以做bumping嗎？

A

可以的呢。

Q4

各位大佬，請教個問題：有沒有誰知道封裝廠做FCBGA封裝在FC用的flux，是水洗還是免水洗的，如何檢查/衡量清洗的有效性？

A

根據(jù)我的了解，英特爾，長電都是必須要洗的。至于有效性，不清楚。也許是檢查對比一下洗和沒洗之間FLUX 的含量。

Q5

請教一下，PRECON之后，有沒有規(guī)定多少時間內(nèi)要完成測試的？

A

關(guān)于這個FT的window time，實際上JEDEC上沒有明確規(guī)定Precon或MSL后的測試時間。但是關(guān)于各個單項測試有規(guī)定，比如TH或HAST之類和潮氣相關(guān)的測試48hr（MBB包封后增加到144hr），其他的96hr（MBB包封后增加到288hr）。建議考慮96hr（MBB包封288hr）。再有每個單項測試中還有一個要求，就是intermittent測試后回測試腔體是有要求的。

Q6

MBB是啥意思？

A

Moisture Block Box，防潮盒，常用的是鋁箔袋

Q7

請教季豐，如下圖的一塊小板，360度X線大概需要多長時間？

A

具體要看希望的分辨率是多少，如果要求精度很高，建議分區(qū)域掃描，一般3d x ray最少掃一次都是2hr起，如果只掃描圖中紅色區(qū)域應(yīng)該3hr內(nèi)可以搞定。

Q8

為什么PCT只用于框架類產(chǎn)品？

A

PCT與HAST condition差異是moisture .PCT對substrate類BGA產(chǎn)品很容易有pad corrosion。特別 read time長時，而L/F產(chǎn)品相對比較stronger的多，以上是先前三星工作的經(jīng)驗得出～希望大家一起探討，關(guān)于PCT和HAST，主要是laminate package上的substrate容易吸潮，這樣會帶來一些不必要的可靠性fail。還有就是normal的PCT機(jī)臺，它的設(shè)計原理是加熱棒直接在水中加熱產(chǎn)生蒸汽，測試樣品直接在這個環(huán)境中測試，這個也會對IC帶來一些問題。目前供應(yīng)商推薦是用HAST 設(shè)備做PCT。

Q9

BTE是什么測試？

A

bench test engineer

job function主要是做芯片系統(tǒng)級的PVT（process voltage temperature）的特性分析，俗稱CHAR. CHAR的某地測試，比如電源，ADDA，RF，HSIO…，最終是需要滿足客戶系統(tǒng)性要求，在系統(tǒng)上測試比ATE上更能對標(biāo)客戶需求，當(dāng)然ATE上也能，中間需要corr。有些CHAR如shmoo，則是ATE上有優(yōu)勢。說白了，Bench test 通過焊在對應(yīng)的板子上，加了適當(dāng)?shù)妮敵龅韧鈬娐罚淤N近應(yīng)用或者客戶使用環(huán)境

Q10

請問bench test和EVB test有什么區(qū)別呢？

A

evb test包含 bench test 和system test

Q11

問一下我現(xiàn)有有一個問題：

我先描述下我們的問題，簡單的說就是我們這芯片焊在板上工作的時候，在大電流工作的時候，性能會稍微變差，但是如果我用熱風(fēng)焊槍去吹一會兒的話，芯片的性能會變好，后面就一直好了，熱風(fēng)槍去掉后也是好的。芯片發(fā)生了時變，且是往希望的性能好的方面變化的，應(yīng)該不是芯片老化的問題。

怎么才能把芯片吹好，我們也是摸索了一段時間，首先所有的芯片幾乎都是一開始不好的，功能都是好的，就是性能，吹了之后一般都有性能變化，但是有的是變化到設(shè)計預(yù)期，有的只是有提高，沒有完全達(dá)到設(shè)計預(yù)期。

所以想聽聽你們的意見，這種現(xiàn)象做什么比較合適，我們主要目的是debug，找到這個問題的原因。

A

1，IC產(chǎn)品受水氣的影響。

2，也有可能芯片內(nèi)部有Delamination。

3，建議取下來同樣條件用socket復(fù)測試下，需要先排除SMT工藝不良的情況。

Q12

請教大家，圖示M2的溢出損傷（黃色橢圓框）可能是什么原因造成的。

A

這個是我20年前開發(fā)0.18時候遇到過，就是介質(zhì)層crack，Al的沿著裂縫生長的whisker或者h(yuǎn)illock，whatever。原因是電流大了，導(dǎo)致介質(zhì)層膨脹，現(xiàn)象就是某個anode protrusion， cathod voiding。這個長須的地方應(yīng)該是靠近正電極，看到熔融的地方是靠近負(fù)電極。問題是一般電流大了，局部融化應(yīng)該是上面介質(zhì)crack。下面crack就不太好理解，不知道這個介質(zhì)是什么材料，而且是下面crack。下年crack一般就不是由于電流crowding引起的熔融。要了解一下你目前的場景和測試/應(yīng)用條件。

Q13

各位大佬，有人知道哪家可以做砷化鎵芯片的bumping制程？

A

GaAs fab可以做。

Q14

請教諸位個問題啊，AEC-q100的htol中，有這么一句話：For devices containing NVM， endurance preconditioning must be performed before HTOL per Q100-005.這個意思是說在 htol測試之前，需要先進(jìn)行高溫的NVCE嗎？

A

我認(rèn)為指的是，先要驗證這個模塊是滿足HTOL要求的，然后才能驗證整個系統(tǒng)的HTOL。要不然從模塊上都不滿足要求，系統(tǒng)上直接驗證是不合理的

Q15

咨詢個問題，Rdson偏大，一般是什么問題導(dǎo)致的？

A

燒傷，如果是偏大一點，也和封裝有關(guān)，比如bump球接觸，健合位置。

原文標(biāo)題：季豐電子IC運營工程技術(shù)知乎 – 21W52

文章出處：【微信公眾號：上海季豐電子】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。