異步設(shè)計(jì)之Verilog時(shí)序分析

沒有任何寄存器邏輯，RTL設(shè)計(jì)是不完整的。RTL是寄存器傳輸級(jí)或邏輯，用于描述依賴于當(dāng)前輸入和過去輸出的數(shù)字邏輯。

在異步計(jì)數(shù)器中，時(shí)鐘信號(hào)不由公共時(shí)鐘源驅(qū)動(dòng)。如果LSB觸發(fā)器的輸出作為后續(xù)觸發(fā)器的輸入，則設(shè)計(jì)是異步的。異步設(shè)計(jì)的主要問題是由于級(jí)聯(lián)，觸發(fā)器的累積時(shí)鐘到q延遲。由于存在小故障或尖峰問題，ASIC/FPGA設(shè)計(jì)中不建議使用異步計(jì)數(shù)器，甚至此類設(shè)計(jì)的時(shí)序分析也非常復(fù)雜。

所以接下來只介紹一種計(jì)數(shù)器

波紋計(jì)數(shù)器Ripple Counters

紋波計(jì)數(shù)器是一個(gè)異步計(jì)數(shù)器，如圖5.33所示。如邏輯圖所示，所有觸發(fā)器均為正邊緣觸發(fā)，LSB寄存器從主時(shí)鐘源接收時(shí)鐘。LSB觸發(fā)器的輸出作為下一級(jí)的時(shí)鐘輸入。

圖5.33三位紋波計(jì)數(shù)器邏輯圖

四位紋波遞增計(jì)數(shù)器的Verilog RTL如例5.18所示。綜合邏輯如圖5.34所示。

示例5.18四位紋波遞增計(jì)數(shù)器的Verilog RTL

圖5.34四位紋波遞增計(jì)數(shù)器的綜合邏輯

內(nèi)存模塊設(shè)計(jì)

在大多數(shù)ASIC/FPGA設(shè)計(jì)和基于SoC的設(shè)計(jì)中，存儲(chǔ)器用于存儲(chǔ)二進(jìn)制數(shù)據(jù)。存儲(chǔ)器可以是ROM、RAM、單端口或雙端口類型。本節(jié)的目的是描述基本的單端口讀寫存儲(chǔ)器。時(shí)序如圖5.35所示。

如時(shí)序所示，讀寫操作由“rd_wr”控制，如果“cs”為高電平，則在時(shí)鐘信號(hào)“clk”的正邊緣對(duì)數(shù)據(jù)進(jìn)行采樣。地址輸入由總線“address”描述。

單端口讀寫存儲(chǔ)器的Verilog RTL如例5.19所示。

圖5.35存儲(chǔ)器的時(shí)序

示例5.19讀寫存儲(chǔ)器的Verilog RTL

審核編輯：‘’