0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

易靈思Programmer工具的配置模式過程分析

XL FPGA技術(shù)交流 ? 來源:XL科技 ? 作者:XL科技 ? 2022-03-09 15:58 ? 次閱讀

易靈思Trion FPGA的配置模塊主要由CBUS[2:0]、SS_N和TEST_N幾個信號控制。FPGA進(jìn)入用戶模式前不要對這幾個信號進(jìn)行翻轉(zhuǎn)。

44971932-9e01-11ec-952b-dac502259ad0.png

目前易靈思的Programmer工具只支持PS x1模式,x2及更高位寬需要通過外部微處理器,如MCU來操作。

為了保證配置成功,微處理器在發(fā)送完最一個配置數(shù)據(jù)之后,在Trion最好再連續(xù)發(fā)送100個時鐘。實際上也確實有客戶因為沒有拉時鐘而啟動不了的情況。

目前測試PS x4模式。時鐘為30MHz,tCRESET_N拉低790ns,tDMIN為2us,數(shù)據(jù)配置完成后又繼續(xù)發(fā)送時鐘100個以上??梢詥?。用時104ms

44add7bc-9e01-11ec-952b-dac502259ad0.png

另外要提下數(shù)據(jù)順序問題,實際在發(fā)送過程是依次發(fā)送的。

44e0bbc8-9e01-11ec-952b-dac502259ad0.png

44fdf65c-9e01-11ec-952b-dac502259ad0.png

整體配置過程波形如下,SS_N有時會有很多毛刺,時鐘之間也會有一些持續(xù)拉高的地址,但都不影響。

45290478-9e01-11ec-952b-dac502259ad0.png

審核編輯:gt

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1620

    文章

    21510

    瀏覽量

    598900
  • 易靈思
    +關(guān)注

    關(guān)注

    5

    文章

    41

    瀏覽量

    4790

原文標(biāo)題:易靈思FPGA PS配置模式

文章出處:【微信號:gh_ea2445df5d2a,微信公眾號:FPGA及視頻處理】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    (Elitestek)FPGA編程器功能特點及驅(qū)動安裝方法

    1 產(chǎn)品簡介 EFINIX FPGA JTAG下載器是針對FPGA的編程、調(diào)試線纜,能夠兼容易開發(fā)軟件Efinity
    發(fā)表于 03-09 09:25 ?2327次閱讀

    FPGA flash操作原理

    FPGA flash操作原理分享
    的頭像 發(fā)表于 04-09 15:03 ?806次閱讀

    【芯A83T試用體驗】10分鐘教你刷入Android系統(tǒng)

    工具A83T開發(fā)板、芯官方安卓固件步驟首先,安裝好芯官方的鳳凰套件一鍵刷機工具選擇一鍵刷
    發(fā)表于 06-01 14:21

    有哪幾種ISE設(shè)計套件配置版本 ?

    有哪幾種ISE設(shè)計套件配置版本 ?
    發(fā)表于 04-30 06:30

    推Trion Titanium FPGA,采用 “Quantum? 計算架構(gòu)”

    Trion Titanium FPGA 是基于16納米工藝節(jié)點,并采用的 “Quantum? 計算架構(gòu)”。
    發(fā)表于 07-20 17:01 ?1269次閱讀

    JTAG寫入Flash工程的創(chuàng)建過程和燒寫操作

    在通過JTAG寫入Flash時,需要手動創(chuàng)建一個打通JTAG到Flash的bridge,這里我們來介紹下工程創(chuàng)建過程和燒寫操作。
    的頭像 發(fā)表于 03-09 16:04 ?4951次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>JTAG寫入Flash工程的創(chuàng)建<b class='flag-5'>過程</b>和燒寫操作

    MIPI CSI自環(huán)調(diào)試步驟

    最近在幫助客戶分析MIPI的問題,所以有此總結(jié)。第一次使用MIPI的人可能不知道怎么在平臺上下手,今天我們來分享下MIPI的調(diào)試過程。
    的頭像 發(fā)表于 12-26 10:59 ?3856次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>MIPI CSI自環(huán)調(diào)試步驟

    FPGA之---國產(chǎn)化替代選型策略

    本文介紹國產(chǎn)FPGA廠商,利用超低功耗、超高性能的FPGA芯片,目前供貨穩(wěn)定,性價比
    的頭像 發(fā)表于 01-04 11:13 ?2408次閱讀

    淺談RAM使用

    RAM在使用時可以會遇到一些問題,這里把常用的問題總結(jié)下。
    的頭像 發(fā)表于 02-01 09:53 ?1073次閱讀
    淺談<b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>RAM使用

    內(nèi)部重配置實現(xiàn)遠(yuǎn)程更新

    除通過外部多功能IO來選擇之外,通過內(nèi)部重配置實現(xiàn)遠(yuǎn)程更新操作也非常簡單。
    的頭像 發(fā)表于 05-30 09:24 ?1378次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>內(nèi)部重<b class='flag-5'>配置</b>實現(xiàn)遠(yuǎn)程更新

    RAM使用指南

    RAM在使用時可以會遇到一些問題,這里把常用的問題總結(jié)下。
    的頭像 發(fā)表于 06-07 09:19 ?1478次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>RAM使用指南

    IDE更新ROM可以不用全編譯了

    之前有人問題的BRAM是否可以修改ROM的初始化參數(shù),像xilinx一樣不需要編譯,也有人問RISC 修改了bootloader有沒有辦法不用重新編譯,在之前確實不行。不過
    的頭像 發(fā)表于 06-30 16:05 ?751次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>IDE更新ROM可以不用全編譯了

    FPGA軟件更新的節(jié)奏,也許能磨出一個好產(chǎn)品

    一個好的產(chǎn)品,必須不斷地改進(jìn),不斷地否定自己,不斷地革命,不斷地優(yōu)化自己,才能做到最好。以國產(chǎn)的FPGA工具鏈:Efinity為例,Elitestek(
    的頭像 發(fā)表于 07-12 00:26 ?536次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>FPGA軟件更新的節(jié)奏,也許能磨出一個好產(chǎn)品

    RAM使用--Update3

    RAM在使用時可以會遇到一些問題,這里把常用的問題總結(jié)下。 1、ram初始化文件路徑是工程路徑 在對ram進(jìn)行初始化時需要指定文件路徑,這里要注意'/'的方向。 (1)如果文件放在工程目錄
    的頭像 發(fā)表于 12-12 09:52 ?467次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>RAM使用--Update3

    Trion FPGA PS配置模式--update(6)

    文件。注意修改Bitstream生成模式時,不需要進(jìn)行工程的全編譯,只需運行最后一步數(shù)據(jù)流生成即可。 PS配置啟動過程 這里以X1模式為例,PS的
    的頭像 發(fā)表于 07-23 08:48 ?272次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>Trion FPGA PS<b class='flag-5'>配置</b><b class='flag-5'>模式</b>--update(6)