0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

DDR仿真需要提取到多少頻率?

微云疏影 ? 來源:一博科技 ? 作者:黃剛 ? 2022-04-07 15:55 ? 次閱讀

DDR仿真作為一個非常普遍的仿真模塊,基本上入門SI行業(yè)的人都會首先接觸到。記得本人剛接觸這個行業(yè)的時候,也是先接觸DDR模塊的仿真。從DDR2到DDR4,可能很多同行都一直使用同一套的仿真方法,就是先提取無源鏈路(RLC鏈路或者S參數(shù)),再加入有源的模型(例如IBIS模型),然后碼型跑起來,芯片驅(qū)動接收配置調(diào)起來就能看到掃描的結(jié)果。

有源的模型這個沒什么好說的,就擺在這里,我們也只能管管模型對不對。那我們說說提取鏈路的無源參數(shù)吧。我們以DDR4的數(shù)據(jù)信號(2400Mbps)為例來說明。我們看到2400Mbps,大家都知道該速率對于的最高碼型的頻率為1200MHz,也就是我們所說的基頻。那我們在提取鏈路的S參數(shù)時,是不是只需要提取到1200MHz就好了呢?

我們首先來看看提取到下面三個頻率后加入有源模型的波形差異。

pYYBAGJOmQyANvdUAABXfI1dCRQ360.jpg

信號波形如下所示:

poYBAGJOmQyAWy1YAABiMtH_KEk710.jpg

可以看到提取到不同的頻率對波形的差別很大,尤其在1.2GHz和2.4GHz的差別,幾乎上升/下降沿都對不上,而2.4GHz和4.8GHz時在穩(wěn)定電平上的波形也有不小的差異。

那我們再提取更高的頻率看看,如下:

pYYBAGJOmQyAZM8KAABGViKXCR4106.jpg

然后我們再來看看波形結(jié)果,可以看到在這幾個頻率下,無論是沿還是穩(wěn)定電平的振蕩情況都比較接近,區(qū)別不大了。

poYBAGJOmQ2APOHdAABn6xxFmm0166.jpg

看來我們提取無源參數(shù)的時候還真不能只按照基頻來提取。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • DDR4
    +關(guān)注

    關(guān)注

    12

    文章

    317

    瀏覽量

    40657
  • 有源
    +關(guān)注

    關(guān)注

    0

    文章

    123

    瀏覽量

    22635
  • 數(shù)據(jù)信號
    +關(guān)注

    關(guān)注

    0

    文章

    57

    瀏覽量

    11961
收藏 人收藏

    評論

    相關(guān)推薦

    鎖相放大器的頻率怎么選

    需要設(shè)置與被測信號同頻率的參考信號來進行同步檢波和信號提取。因此,被測信號的頻率是選擇鎖相放大器頻率的基準(zhǔn)。 信號強度 :雖然鎖相放大器具有
    的頭像 發(fā)表于 09-05 10:53 ?366次閱讀

    什么是DDR4內(nèi)存的工作頻率

    DDR4內(nèi)存的工作頻率是指DDR4內(nèi)存條在運行時所能達到的速度,它是衡量DDR4內(nèi)存性能的一個重要指標(biāo)。DDR4內(nèi)存作為目前廣泛使用的內(nèi)存類
    的頭像 發(fā)表于 09-04 12:45 ?1028次閱讀

    DDR4內(nèi)存頻率最高多少

    DDR4內(nèi)存頻率的最高值是一個隨著技術(shù)進步而不斷演變的指標(biāo)。目前,DDR4內(nèi)存的頻率已經(jīng)取得了顯著的提升,但具體到最高頻率,則
    的頭像 發(fā)表于 09-04 12:37 ?1676次閱讀

    DDR4時鐘頻率和速率的關(guān)系

    DDR4(第四代雙倍數(shù)據(jù)率同步動態(tài)隨機存取存儲器)的時鐘頻率和速率之間存在著緊密的關(guān)系,這種關(guān)系對于理解DDR4內(nèi)存的性能特性至關(guān)重要。以下將詳細探討DDR4時鐘
    的頭像 發(fā)表于 09-04 11:44 ?1802次閱讀

    DDR4的單、雙DIE兼容,不做仿真行不行?

    DDR4的單、雙DIE兼容仿真案例
    的頭像 發(fā)表于 08-05 17:04 ?412次閱讀
    <b class='flag-5'>DDR</b>4的單、雙DIE兼容,不做<b class='flag-5'>仿真</b>行不行?

    DDR的工作原理與應(yīng)用

    在高速信號設(shè)計中,DDR仿真被廣泛應(yīng)用于驗證信號完整性。隨著電子產(chǎn)品向小型化、精密化和高速化發(fā)展,DDR等高速通道的設(shè)計需要全面考慮從發(fā)送端、傳輸線到接收端的整個通信鏈路。
    的頭像 發(fā)表于 07-22 11:19 ?824次閱讀
    <b class='flag-5'>DDR</b>的工作原理與應(yīng)用

    全套DDR、DDR2、DDR3、DDR3L、LPDDR3 和 DDR4 電源解決方案同步降壓控制器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《全套DDR、DDR2、DDR3、DDR3L、LPDDR3 和 DDR4 電源解決方案同步降壓控制器數(shù)據(jù)表.pdf》資料免
    發(fā)表于 04-09 09:51 ?7次下載
    全套<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR</b>3、<b class='flag-5'>DDR</b>3L、LPDDR3 和 <b class='flag-5'>DDR</b>4 電源解決方案同步降壓控制器數(shù)據(jù)表

    DDR應(yīng)用案例

    DDR應(yīng)用案例
    的頭像 發(fā)表于 04-07 14:36 ?370次閱讀
    <b class='flag-5'>DDR</b>應(yīng)用案例

    DDR2與DDR的區(qū)別

    電子發(fā)燒友網(wǎng)站提供《DDR2與DDR的區(qū)別.doc》資料免費下載
    發(fā)表于 03-07 14:58 ?0次下載

    DDR一致性測試的操作步驟

    DDR一致性測試的操作步驟? DDR(雙數(shù)據(jù)率)一致性測試是對DDR內(nèi)存模塊進行測試以確保其性能和可靠性。在進行DDR一致性測試時,需要遵循
    的頭像 發(fā)表于 02-01 16:24 ?1302次閱讀

    calibre后仿真參數(shù)提取

    進行后仿真時,可以提取一些重要的仿真參數(shù),這些參數(shù)對于評估電路的性能非常重要。本文將詳細介紹在Calibre中提取仿真參數(shù)的方法和意義。
    的頭像 發(fā)表于 01-04 17:24 ?1120次閱讀

    為什么多片DDR菊花鏈拓撲連接時末端需要接很多的電阻

    為什么多片DDR菊花鏈拓撲連接時末端需要接很多的電阻? 多片DDR菊花鏈拓撲連接時末端需要接很多電阻的原因是因為信號時序和信號完整性的要求。 DDR
    的頭像 發(fā)表于 12-29 13:54 ?895次閱讀

    DDR終端匹配電阻的長度多少合適?

    上次我們對不加端接電阻和加端接電阻之后的仿真結(jié)果做了分析之后我們得出在DDR采用菊花鏈拓撲結(jié)構(gòu)的時候是需要加端接電阻的,這次我們看看DDR末端的端接電阻距離最后一片
    的頭像 發(fā)表于 12-28 16:55 ?1034次閱讀
    <b class='flag-5'>DDR</b>終端匹配電阻的長度多少合適?

    DDR1/2/3數(shù)據(jù)預(yù)取技術(shù)原理詳解

    時鐘頻率:可通過倍頻技術(shù)升級的核心頻率。時鐘頻率可以理解為IO Buffer的實際工作頻率,DDR2中時鐘
    的頭像 發(fā)表于 12-25 18:18 ?4325次閱讀
    <b class='flag-5'>DDR</b>1/2/3數(shù)據(jù)預(yù)取技術(shù)原理詳解

    IC設(shè)計為什么需要仿真模擬?仿真模擬的重要性有哪些?

    IC設(shè)計為什么需要仿真模擬?仿真模擬的重要性有哪些? IC設(shè)計(集成電路設(shè)計)是指利用EDA工具(電子設(shè)計自動化工具)設(shè)計出滿足特定功能和性能要求的集成電路芯片。仿真模擬是IC設(shè)計過程
    的頭像 發(fā)表于 12-19 11:35 ?1663次閱讀