0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何尋找時(shí)序路徑的起點(diǎn)與終點(diǎn)

FPGA技術(shù)江湖 ? 來(lái)源:FPGA技術(shù)江湖 ? 作者:FPGA技術(shù)江湖 ? 2022-05-04 17:13 ? 次閱讀

今天看《集成電路時(shí)序分析與建?!分锌吹竭@么一個(gè)知識(shí)點(diǎn),覺得有點(diǎn)意思,就記錄下來(lái),與大家一起分享。

先看 如下電路圖:

ca813046-c471-11ec-bce3-dac502259ad0.jpg

左邊的電路圖是需要分析的電路,我們的目的是要對(duì)此電路進(jìn)行時(shí)序分析,那首先要找到該電路需要分析的時(shí)序路徑,既然找路徑,那找到時(shí)序分析的起點(diǎn)與終點(diǎn)即可。

尋找時(shí)序路徑的起點(diǎn)和終點(diǎn)的原則如下:

起點(diǎn):

設(shè)計(jì)邊界的數(shù)據(jù)輸入端口信號(hào)輸入端口;如上圖右邊的I0,I1;

時(shí)序元件(一般指DFF)的輸出,例如上圖右邊的11,13,15;

存儲(chǔ)單元的數(shù)據(jù)輸出,其實(shí)這和第2條一致,時(shí)序單元也是存儲(chǔ)單元,例如DFF,但這里的存儲(chǔ)單元一般指存儲(chǔ)器,例如RAM等;

終點(diǎn):

時(shí)序單元的數(shù)據(jù)輸入,例如上圖右邊的10,12,14;

存儲(chǔ)單元的數(shù)據(jù)輸入,類似于時(shí)序單元,但更多指存儲(chǔ)器等,例如RAM等;

設(shè)計(jì)邊界的輸出Q0,Q1,Q2;

根據(jù)上述原則即可得到,時(shí)序分析的起點(diǎn)(最左邊)和終點(diǎn)(最右邊):

ca955de6-c471-11ec-bce3-dac502259ad0.jpg

時(shí)序路徑

中間經(jīng)過(guò)的節(jié)點(diǎn)都可認(rèn)為是延遲單元。

實(shí)際進(jìn)行時(shí)序分析時(shí),可不必每次都這么轉(zhuǎn)換,但是不得不說(shuō),這種理論化的方式可以讓你的分析更具理論支撐,見多了熟悉了之后便可更快速的識(shí)別時(shí)序路徑。這是分析的第一步,祝入門快樂。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5367

    文章

    11162

    瀏覽量

    358387
  • 時(shí)序
    +關(guān)注

    關(guān)注

    5

    文章

    370

    瀏覽量

    37186

原文標(biāo)題:【靜態(tài)時(shí)序分析】如何尋找時(shí)序路徑的起點(diǎn)與終點(diǎn)

文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    使用霍爾效應(yīng)傳感器針對(duì)篡改和移動(dòng)終點(diǎn)位置檢測(cè)實(shí)現(xiàn)限制檢測(cè)

    電子發(fā)燒友網(wǎng)站提供《使用霍爾效應(yīng)傳感器針對(duì)篡改和移動(dòng)終點(diǎn)位置檢測(cè)實(shí)現(xiàn)限制檢測(cè).pdf》資料免費(fèi)下載
    發(fā)表于 09-10 10:06 ?0次下載
    使用霍爾效應(yīng)傳感器針對(duì)篡改和移動(dòng)<b class='flag-5'>終點(diǎn)</b>位置檢測(cè)實(shí)現(xiàn)限制檢測(cè)

    起點(diǎn),經(jīng)過(guò)點(diǎn),終點(diǎn),三點(diǎn)xyz,畫三維圓弧。

    大家好!已知,起點(diǎn),經(jīng)過(guò)點(diǎn),終點(diǎn),三點(diǎn)xyz,畫三維圓弧。在三維圖片框里面畫。該如何實(shí)現(xiàn)?甚至三維點(diǎn),直線,圓弧,圓。都可以畫。
    發(fā)表于 07-17 21:33

    FPGA 高級(jí)設(shè)計(jì):時(shí)序分析和收斂

    結(jié)果當(dāng)然是要求系統(tǒng)時(shí)序滿足設(shè)計(jì)者提出的要求。 下面舉一個(gè)最簡(jiǎn)單的例子來(lái)說(shuō)明時(shí)序分析的基本概念。 假設(shè)信號(hào)需要從輸入到輸出在FPGA 內(nèi)部經(jīng)過(guò)一些邏輯延時(shí)和路徑延時(shí)。我們的系統(tǒng)要求這個(gè)信號(hào)在 FPGA 內(nèi)部
    發(fā)表于 06-17 17:07

    Xilinx FPGA編程技巧之常用時(shí)序約束詳解

    今天給大俠帶來(lái)Xilinx FPGA編程技巧之常用時(shí)序約束詳解,話不多說(shuō),上貨。 基本的約束方法 為了保證成功的設(shè)計(jì),所有路徑時(shí)序要求必須能夠讓執(zhí)行工具獲取。最普遍的三種路徑以及
    發(fā)表于 05-06 15:51

    FPGA工程的時(shí)序約束實(shí)踐案例

    詳細(xì)的原時(shí)鐘時(shí)序、數(shù)據(jù)路徑時(shí)序、目標(biāo)時(shí)鐘時(shí)序的各延遲數(shù)據(jù)如下圖所示。值得注意的是數(shù)據(jù)路徑信息,其中包括Tco延遲和布線延遲,各級(jí)累加之后得到
    發(fā)表于 04-29 10:39 ?479次閱讀
    FPGA工程的<b class='flag-5'>時(shí)序</b>約束實(shí)踐案例

    Xilinx FPGA編程技巧之常用時(shí)序約束詳解

    今天給大俠帶來(lái)Xilinx FPGA編程技巧之常用時(shí)序約束詳解,話不多說(shuō),上貨。 基本的約束方法為了保證成功的設(shè)計(jì),所有路徑時(shí)序要求必須能夠讓執(zhí)行工具獲取。最普遍的三種路徑以及
    發(fā)表于 04-12 17:39

    時(shí)序電路的分類 時(shí)序電路的基本單元電路有哪些

    時(shí)序電路是一種能夠按照特定的順序進(jìn)行操作的電路。它以時(shí)鐘信號(hào)為基準(zhǔn),根據(jù)輸入信號(hào)的狀態(tài)和過(guò)去的狀態(tài)來(lái)確定輸出信號(hào)的狀態(tài)。時(shí)序電路廣泛應(yīng)用于計(jì)算機(jī)、通信系統(tǒng)、數(shù)字信號(hào)處理等領(lǐng)域。根據(jù)不同的分類標(biāo)準(zhǔn)
    的頭像 發(fā)表于 02-06 11:25 ?2097次閱讀

    為刻蝕終點(diǎn)探測(cè)進(jìn)行原位測(cè)量

    使用SEMulator3D?工藝步驟進(jìn)行刻蝕終點(diǎn)探測(cè) 作者:泛林集團(tuán) Semiverse Solutions 部門軟件應(yīng)用工程師 Pradeep Nanja 介紹 半導(dǎo)體行業(yè)一直專注于使用先進(jìn)的刻蝕
    的頭像 發(fā)表于 01-19 16:02 ?462次閱讀
    為刻蝕<b class='flag-5'>終點(diǎn)</b>探測(cè)進(jìn)行原位測(cè)量

    FPGA設(shè)計(jì)的常用基本時(shí)序路徑分析

    該條路徑包括了觸發(fā)器內(nèi)部clock-to-Q的延遲,觸發(fā)器之間的由組合邏輯造成的路徑延遲以及目標(biāo)觸發(fā)器的建立時(shí)間,其延時(shí)是數(shù)據(jù)從源觸發(fā)器開始,在下一個(gè)時(shí)鐘沿來(lái)到之前通過(guò)組合邏輯和布線的最大時(shí)間
    的頭像 發(fā)表于 01-18 16:31 ?612次閱讀
    FPGA設(shè)計(jì)的常用基本<b class='flag-5'>時(shí)序</b><b class='flag-5'>路徑</b>分析

    電源時(shí)序規(guī)格:電源導(dǎo)通時(shí)的時(shí)序工作

    電源時(shí)序規(guī)格:電源導(dǎo)通時(shí)的時(shí)序工作
    的頭像 發(fā)表于 12-08 18:21 ?679次閱讀
    電源<b class='flag-5'>時(shí)序</b>規(guī)格:電源導(dǎo)通時(shí)的<b class='flag-5'>時(shí)序</b>工作

    Matlab中如何繪制最優(yōu)路徑

    繪制最優(yōu)路徑 從目標(biāo)點(diǎn)開始,依次根據(jù)節(jié)點(diǎn)及父節(jié)點(diǎn)回推規(guī)劃的路徑直至起點(diǎn),要注意tree結(jié)構(gòu)體中parent的長(zhǎng)度比child要小1。最后將規(guī)劃的路徑顯示在figure中。 %% 繪制最
    的頭像 發(fā)表于 11-24 16:34 ?649次閱讀
    Matlab中如何繪制最優(yōu)<b class='flag-5'>路徑</b>

    全局路徑規(guī)劃RRT算法原理

    通往目的地的安全和無(wú)碰撞的路徑。 路徑規(guī)劃問(wèn)題可以分為兩個(gè)方面: (一)全局路徑規(guī)劃:全局路徑規(guī)劃算法屬于靜態(tài)規(guī)劃算法,根據(jù)已有的地圖信息(SLAM)為基礎(chǔ)進(jìn)行
    的頭像 發(fā)表于 11-24 15:57 ?838次閱讀

    FPGA時(shí)序約束--基礎(chǔ)理論篇

    起點(diǎn)(即時(shí)鐘觸發(fā)器輸入端口) (2)路徑終點(diǎn)(即輸出端口的寄存器或查找表單元) (3)邏輯電路和邏輯器件 有了這些元素,就可以構(gòu)建完整的時(shí)序
    發(fā)表于 11-15 17:41

    求老師指導(dǎo),二維坐標(biāo)系中,已知弧的起點(diǎn),終點(diǎn),半徑, 計(jì)算出弧的圓心,起始角,弧度,外切矩形坐標(biāo),畫出弧

    求老師指導(dǎo),二維坐標(biāo)系中,已知弧的起點(diǎn),終點(diǎn),半徑, 計(jì)算出弧的圓心,起始角,弧度,外切矩形坐標(biāo),畫出弧,,可能是順弧逆弧同在一直線等等多種情況,,都要判斷,,求老師指導(dǎo),,*附件:已知起點(diǎn)
    發(fā)表于 11-04 10:27

    請(qǐng)問(wèn)知道圓弧的起點(diǎn)終點(diǎn)坐標(biāo)和半徑,labview,畫弧,

    請(qǐng)問(wèn)知道圓弧的起點(diǎn)終點(diǎn)坐標(biāo)和半徑怎么求圓弧的圓心?用labview,,畫弧,,
    發(fā)表于 11-01 21:57