最近由于項(xiàng)目需要，要將bit文件固化到zedboard的flash中，使程序上電自啟，斷電不丟失。

我們知道，一般板級(jí)調(diào)試的時(shí)候都是直接下載bit流到FPGA就行，固化到Flash的話，也是先生成.mcs文件，然后下載到Flash即可。

但是在經(jīng)過反復(fù)嘗試之后，發(fā)現(xiàn)對(duì)zynq系列好像行不通。

why？這得從zynq的啟動(dòng)流程說起。

一、ZYNQ的啟動(dòng)流程

ZYNQ7000 SOC 芯片可以從 FLASH 啟動(dòng)，也可以從 SD 卡里啟動(dòng)， 本節(jié)介紹程序 FLASH 啟動(dòng)的方法。Zynq7000 SOC 芯片上電后，最先運(yùn)行的是ARM端系統(tǒng)(PS)。然后再通過ARM系統(tǒng)軟件部分加載FPGA的比特流文件.bit至FPGA(PL)，配置FPGA PL端的邏輯功能。ZYNQ 系統(tǒng)的啟勱流程如下：

ZYNQ啟動(dòng)分為兩個(gè)階段

• 第一階段是 BOOT ROM（ZYNQ廠家固化代碼）

• 第二階段是 FSBL (First Stage Bootloader)SDK工具來制作。

經(jīng)過以上兩個(gè)階段，PL端配置程序及應(yīng)用程序才開始運(yùn)行。

1.1 第一階段 (BOOT ROM)

• 上電后，Zynq7000 SOC 會(huì)首先執(zhí)行片內(nèi) Boot ROM 代碼，Boot ROM 代碼讀取 Boot mode 寄存器來判斷是哪一種啟動(dòng)方式(SD card/QSPI Flash/JTAG)。

• 確定好哪種啟勱方式后，Boot ROM 從相應(yīng)的啟動(dòng)設(shè)備(SD Card/QSPI Flash)加載 First Stage Bootloader (FSBL) 到On Chip Memory(OCM) RAM，并且將執(zhí)行權(quán)交付給 FSBL。

1.2 第二階段 FSBL (First Stage Bootloader)

使用SDK 工具一步步生成 FSBL 代碼和可執(zhí)行文件，結(jié)合代碼可知 FSBL 主要做了如下工作：

• 初始化 CPU，初始化串口；

• Processor System (PS) 一些控制器的初始化，如 MIO, PLL, CLK and DDR；

• 禁止 L1 Data Cache；

• 注冊(cè) ARM 中斷向量；

• 通過 Boot mode 寄存器，判斷是哪種啟動(dòng)方式。

1.2.1 QSPI Flash 啟動(dòng)方式：

• 初始化 QSPI Flash 控刢器；

• 從 Flash 拷貝 system.bit 到 FPGA (如果 Flash 中存有 system.bit)；

• 從 QSPI Flash 拷貝應(yīng)用程序的代碼到DDR3；

• 調(diào)轉(zhuǎn)到應(yīng)用程序執(zhí)行；

1.2.2 SD Card 啟動(dòng)方式：

1. 初始化 SD 控刢器；

2. 從 SD Card 拷貝 system.bit 到 FPGA (如果 BOOT.BIN 中存有 system.bit)；

3. 從 SD card 拷貝應(yīng)用程序的代碼到 DDR3；

4. 跳轉(zhuǎn)到應(yīng)用程序執(zhí)行；

1.2.3 JTAG 啟動(dòng)方式，直接退出。

因此，對(duì)于Zynq系列的FPGA芯片來說，固化到Flash中的bit文件需要一個(gè)引導(dǎo)程序（也就是FSBL），才能被用來配置PL。實(shí)際上，F(xiàn)SBL會(huì)作為BootLoader和bit文件一起合成一個(gè).bin或者.mcs文件，然后下載到Flash中，過程如下：

二、生成BOOT.bin或者BOOT.mcs

2.1 VIVADO操作

你應(yīng)該已經(jīng)有了一個(gè)完整的工程，接下來你需要添加并配置PS端，生成新的bit文件：

（1）建立一個(gè)新的塊設(shè)計(jì)（Create Block Design）

（2）添加ZYNQ7 Processing System

（3）雙擊所添加的zynq7，配置peripheral I/O，我們只保留Quad SPI Flash

（4）在 Diagram 界面里點(diǎn)擊"Run Block Automation"完成對(duì) ZYNQ7 Processing System IP核的配置，生成外部 ZYNQ 系統(tǒng)的外部鏈接 IO 管腳。

（5）在 Source 窗口中選中 design_1.bd,右鍵并先后選擇Generate Output Projects 和 Create HDL Wrapper 選項(xiàng)，生成頂層文件design_1_wrapper。

（6）在頂層文件中例化我們?cè)瓉淼墓こ?；?span style="color:rgb(255,0,0);">特別注意：要將原來工程的外部引腳也例化為現(xiàn)在頂層工程的I/O，并配置好約束）。

（7）重新生成bit流。

（8）Export to Hardware（包含bitstram 文件），Launch SDK，暫時(shí)告別VIVADO，進(jìn)入SDK進(jìn)行操作。

2.1 SDK操作

（1）進(jìn)入SDK 開發(fā)環(huán)境后，點(diǎn)擊菜單 File -> New -> Application Project。

（2）點(diǎn)擊next，選擇Zynq FSBL

（3）接下去我們要把 FSBL 可執(zhí)行文件，F(xiàn)PGA PL的bit比特流文件和PS應(yīng)用程序結(jié)合成一個(gè) Bin 文件或Mcs文件。

選擇菜單 Xilinx Tools->Create Boot Image：

選擇output.bif的存放地址，選擇生成bin文件還是mcs文件，然后依次添加zynq_fsbl.elf（BootLoader）、bit文件、應(yīng)用程序elf文件（這個(gè)如果沒有可以省略），最終生成用于固化的bin或者mcs文件。

（4）將生成的bin或者mcs文件下載到Flash（經(jīng)過驗(yàn)證，這兩種類型的文件都可以）

開發(fā)板上電，選擇菜單 Xilinx Tools->Program Flash：

加載文件：

（5）點(diǎn)擊Program，出現(xiàn)如下信息，則成功。然后斷電，切換板子的啟動(dòng)方式，然后重新上電就會(huì)發(fā)現(xiàn)板子自動(dòng)配置完成的燈亮了，搞定！

注意：若出現(xiàn)以下信息，排除掉Jtag線纜的問題之后，可能的原因是之前同時(shí)連接過多個(gè)開發(fā)板，導(dǎo)致識(shí)別出來的芯片型號(hào)有不止一個(gè)，然后它就檢測到JTAG斷開（我就是這個(gè)問題）。

解決方法很簡單：關(guān)掉SDK，重新打開，重新Program Flash即可。

審核編輯 ：李倩