0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

VMware在vSphere上驗(yàn)證Alveo FPGA性能

星星科技指導(dǎo)員 ? 來源:Xilinx ? 作者:Xilinx ? 2022-06-03 11:28 ? 次閱讀

硬件加速器已經(jīng)在數(shù)據(jù)中心變得司空見慣,大量新的工作負(fù)載已經(jīng)成熟,可以利用 FPGA 加速的優(yōu)勢(shì)及其更高的計(jì)算效率。對(duì)機(jī)器學(xué)習(xí) (ML) 的快速增長的興趣正在推動(dòng)在私有、公共和混合云數(shù)據(jù)中心環(huán)境中越來越多地采用 FPGA 加速器來加速這種計(jì)算密集型工作負(fù)載。作為促進(jìn) IT 基礎(chǔ)架構(gòu)向異構(gòu)計(jì)算轉(zhuǎn)型的一部分,我們最近與 VMware 合作在 vSphere上測(cè)試 FPGA 加速,VMware的云計(jì)算虛擬化平臺(tái)。鑒于賽靈思 FPGA 越來越多地用于 ML 推理加速,我們將展示如何將賽靈思 FPGA 與 VMware vSphere 結(jié)合使用,以實(shí)現(xiàn)虛擬和裸機(jī)部署之間幾乎相同的高吞吐量和低延遲 ML 推理性能。

自適應(yīng)計(jì)算優(yōu)勢(shì)

FPGA 是自適應(yīng)計(jì)算設(shè)備,可提供重新編程的靈活性以滿足所需應(yīng)用程序的不同處理和功能要求。這一特性將 FPGA 與 GPUASIC 等固定架構(gòu)區(qū)分開來——更不用說定制 ASIC 飛漲的成本了。此外,與其他硬件加速器相比,F(xiàn)PGA 在實(shí)現(xiàn)高能效和低延遲方面也具有優(yōu)勢(shì),這使得 FPGA 特別適用于 ML 推理任務(wù)。與 GPU 從根本上依賴大量并行處理內(nèi)核來實(shí)現(xiàn)高吞吐量不同,F(xiàn)PGA 可以通過定制的硬件內(nèi)核、數(shù)據(jù)流管道和互連同時(shí)實(shí)現(xiàn) ML 推理的高吞吐量和低延遲。

在 vSphere 上使用 Xilinx FPGA 進(jìn)行 ML 推理

VMware 在他們的實(shí)驗(yàn)室中使用 Xilinx Alveo U250 數(shù)據(jù)中心卡 進(jìn)行測(cè)試。使用 Vitis AI中提供的 Docker 容器快速配置 ML 模型, Vitis AI是 Xilinx 統(tǒng)一開發(fā)堆棧,用于在 Xilinx 硬件平臺(tái)上從 Edge 到 Cloud 進(jìn)行 ML 推理。它由優(yōu)化的工具、庫、模型和示例組成。Vitis AI 支持主流框架,包括 Caffe 和 TensorFlow,以及能夠執(zhí)行各種深度學(xué)習(xí)任務(wù)的最新模型。此外,Vitis AI 是開源的,可以在 GitHub 上訪問。

poYBAGKUOhaAWWRxAABjyRIuucA862.png

Vitis AI 軟件堆棧

目前,Xilinx FPGA 可以通過 DirectPath I/O 模式(直通)在 vSphere 上啟用。通過這種方式,我們的 FPGA 可以被運(yùn)行在 VM 中的應(yīng)用程序直接訪問,繞過虛擬機(jī)管理程序?qū)樱瑥亩畲笙薅鹊靥岣咝阅懿⒆畲笙薅鹊販p少延遲。在 DirectPath I/O 模式下配置 FPGA 是一個(gè)簡單的兩步過程:首先,在主機(jī)級(jí)別啟用 ESXi 上的設(shè)備,然后將設(shè)備添加到目標(biāo) VM。詳細(xì)說明可在此 VMware 知識(shí)庫文章中找到。請(qǐng)注意,如果您運(yùn)行的是 vSphere 7,則不再需要重新引導(dǎo)主機(jī)。

高吞吐量、低延遲的機(jī)器學(xué)習(xí)推理性能

VMware 與 Xilinx 一起通過使用四個(gè) CNN 模型運(yùn)行推理來評(píng)估我們的 Alveo U250 加速卡在 DirectPath I/O 模式下的吞吐量和延遲性能:Inception_v1;初始_v2;資源網(wǎng)50;和 VGG16。這些模型的模型參數(shù)數(shù)量不同,因此具有不同的處理復(fù)雜性。

測(cè)試使用了配備兩個(gè) 10 核 Intel Xeon Silver 4114 CPU 和 192 GB DDR4 內(nèi)存的 Dell PowerEdge R740 服務(wù)器。我們使用了 ESXi 7.0 管理程序,并將每個(gè)模型的端到端性能結(jié)果與作為基準(zhǔn)的裸機(jī)進(jìn)行了比較。Ubuntu 16.04(內(nèi)核 4.4.0-116)用作來賓操作系統(tǒng)和本機(jī)操作系統(tǒng)。此外,Vitis AI v1.1 和 Docker CE 19.03.4 用于整個(gè)測(cè)試。使用從 ImageNet2012 派生的 50k 圖像數(shù)據(jù)集,為了進(jìn)一步避免讀取圖像的磁盤瓶頸,創(chuàng)建了一個(gè) RAM 磁盤并用于存儲(chǔ) 50k 圖像。

通過這些設(shè)置,虛擬和裸機(jī)測(cè)試之間的性能比較可以在以下兩張圖中查看,一張用于吞吐量,另一張用于延遲。y 軸是虛擬機(jī)和裸機(jī)之間的比率,y=1.0 表示虛擬機(jī)和裸機(jī)的性能相同。

pYYBAGKUOiGAZcb2AAA-wxzkd5U703.png

Xilinx Alveo U250 FPGA 機(jī)器學(xué)習(xí)推理的裸機(jī)和虛擬機(jī)吞吐量性能比較

pYYBAGKUOieAJctFAAA7mw1IcfU006.png

Xilinx Alveo U250 FPGA 機(jī)器學(xué)習(xí)推理的裸機(jī)和虛擬機(jī)延遲性能比較

測(cè)試驗(yàn)證了虛擬機(jī)和裸機(jī)之間的性能差距上限為 2%,無論是吞吐量還是延遲。這表明在虛擬環(huán)境中用于 ML 推理的 vSphere 上的 Alveo U250 的性能幾乎與裸機(jī)基準(zhǔn)相同。

云中的 FPGA 性能

FPGA 加速器在數(shù)據(jù)中心的采用正變得越來越普遍,并將繼續(xù)增加以滿足對(duì)異構(gòu)計(jì)算和性能提升的日益增長的需求。我們很高興與 VMware 合作,以確??蛻裟軌虺浞掷?vSphere 平臺(tái)上的 Xilinx FPGA 加速。我們的 Alveo U250 加速器在 vSphere for ML inference 上的測(cè)試成功地向客戶展示了通過 DirectPath I/O 模式實(shí)現(xiàn)的接近原生的性能。審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1625

    文章

    21637

    瀏覽量

    601327
  • 數(shù)據(jù)中心
    +關(guān)注

    關(guān)注

    16

    文章

    4644

    瀏覽量

    71906
  • 機(jī)器學(xué)習(xí)

    關(guān)注

    66

    文章

    8357

    瀏覽量

    132330
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    AMD Alveo V80計(jì)算加速器網(wǎng)絡(luò)研討會(huì)

    歡迎參加本次網(wǎng)絡(luò)研討會(huì),我們將深入探討 AMD Alveo V80 計(jì)算加速器如何幫助您處理高性能計(jì)算、數(shù)據(jù)分析、金融科技、網(wǎng)絡(luò)安全、存儲(chǔ)加速、AI 計(jì)算等領(lǐng)域的內(nèi)存密集型工作負(fù)載。Alveo
    的頭像 發(fā)表于 11-08 09:35 ?98次閱讀

    快速部署原型驗(yàn)證:從子卡到調(diào)試的全方位優(yōu)化

    引言原型驗(yàn)證是一種FPGA平臺(tái)上驗(yàn)證芯片設(shè)計(jì)的過程,通過FPGA
    的頭像 發(fā)表于 09-30 08:04 ?530次閱讀
    快速部署原型<b class='flag-5'>驗(yàn)證</b>:從子卡到調(diào)試的全方位優(yōu)化

    貿(mào)澤開售適用于高性能計(jì)算應(yīng)用的AMD Alveo V80加速器卡

    產(chǎn)品搭載高性能的AMD Versal? HBM自適應(yīng)片系統(tǒng) (SoC),集成了速度更快的高帶寬內(nèi)存 (HBM2e DRAM),能克服高性能計(jì)算 (HPC) 應(yīng)用中的內(nèi)存瓶頸問題,這些應(yīng)用包括基因測(cè)序
    發(fā)表于 09-27 14:59 ?144次閱讀

    數(shù)字芯片設(shè)計(jì)驗(yàn)證經(jīng)驗(yàn)分享(第三部分):將ASIC IP核移植到FPGA——如何確保性能與時(shí)序以完成充滿挑戰(zhàn)的

    本篇文章是SmartDV數(shù)字芯片設(shè)計(jì)經(jīng)驗(yàn)分享系列文章的第三篇,將繼續(xù)分享第五、第六主題,包括確保FPGA實(shí)現(xiàn)所需的性能和時(shí)鐘兩個(gè)方面的考量因素。
    的頭像 發(fā)表于 08-26 14:31 ?1660次閱讀
    數(shù)字芯片設(shè)計(jì)<b class='flag-5'>驗(yàn)證</b>經(jīng)驗(yàn)分享(第三部分):將ASIC IP核移植到<b class='flag-5'>FPGA</b><b class='flag-5'>上</b>——如何確保<b class='flag-5'>性能</b>與時(shí)序以完成充滿挑戰(zhàn)的

    FPGA集群實(shí)現(xiàn)高級(jí)并行編程

    今天我們看的這篇論文介紹了FPGA集群實(shí)現(xiàn)高級(jí)并行編程的研究,其主要目標(biāo)是為非FPGA專家提供一個(gè)成熟且易于使用的環(huán)境,以便在多個(gè)并行運(yùn)行的設(shè)備
    的頭像 發(fā)表于 07-24 14:54 ?1071次閱讀

    借助全新 AMD Alveo? V80 計(jì)算加速卡釋放計(jì)算能力

    對(duì)于大規(guī)模數(shù)據(jù)處理,最佳性能不僅取決于原始計(jì)算能力,還取決于高存儲(chǔ)器帶寬。 因此,全新 AMD Alveo? V80 計(jì)算加速卡專為具有大型數(shù)據(jù)集的內(nèi)存受限型應(yīng)用而設(shè)計(jì),這些應(yīng)用需要 FPGA 硬件
    發(fā)表于 05-16 14:09 ?194次閱讀
    借助全新 AMD <b class='flag-5'>Alveo</b>? V80 計(jì)算加速卡釋放計(jì)算能力

    fpga原型驗(yàn)證平臺(tái)與硬件仿真器的區(qū)別

    FPGA原型驗(yàn)證平臺(tái)與硬件仿真器芯片設(shè)計(jì)和驗(yàn)證過程中各自發(fā)揮著獨(dú)特的作用,它們之間存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-15 15:07 ?1015次閱讀

    fpga原型驗(yàn)證流程

    FPGA原型驗(yàn)證流程是確保FPGA(現(xiàn)場(chǎng)可編程門陣列)設(shè)計(jì)正確性和功能性的關(guān)鍵步驟。它涵蓋了從設(shè)計(jì)實(shí)現(xiàn)到功能驗(yàn)證的整個(gè)過程,是FPGA開發(fā)流
    的頭像 發(fā)表于 03-15 15:05 ?1418次閱讀

    fpga驗(yàn)證和測(cè)試的區(qū)別

    FPGA驗(yàn)證和測(cè)試芯片設(shè)計(jì)和開發(fā)過程中都扮演著重要的角色,但它們各自有著不同的側(cè)重點(diǎn)和應(yīng)用場(chǎng)景。
    的頭像 發(fā)表于 03-15 15:03 ?1050次閱讀

    fpga驗(yàn)證和uvm驗(yàn)證的區(qū)別

    FPGA驗(yàn)證和UVM驗(yàn)證芯片設(shè)計(jì)和驗(yàn)證過程中都扮演著重要的角色,但它們之間存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-15 15:00 ?1421次閱讀

    FPGAFPGA設(shè)計(jì)PCB的步驟詳解

    FPGA(Zynq? UltraScale+? MPSoC) 的 Ubuntu 22.04 桌面映像安裝了各種 EE 設(shè)計(jì)應(yīng)用程序(包括 KiCad),并用它設(shè)計(jì) PCB。
    的頭像 發(fā)表于 02-26 09:04 ?1900次閱讀
    <b class='flag-5'>在</b><b class='flag-5'>FPGA</b><b class='flag-5'>上</b>為<b class='flag-5'>FPGA</b>設(shè)計(jì)PCB的步驟詳解

    FPGA與AISC的差異

    擴(kuò)展性較好,可以通過增加芯片數(shù)量或使用更大容量的芯片來滿足更高的性能需求。而ASIC的可擴(kuò)展性相對(duì)較差,需要重新設(shè)計(jì)和制造。 驗(yàn)證和調(diào)試 :FPGA驗(yàn)證和調(diào)試過程相對(duì)簡單,可以
    發(fā)表于 02-22 09:54

    原型平臺(tái)是做什么的?proFPGA驗(yàn)證環(huán)境介紹

    proFPGA是mentor的FPGA原型驗(yàn)證平臺(tái),當(dāng)然mentor被西門子收購之后,現(xiàn)在叫西門子EDA。
    的頭像 發(fā)表于 01-22 09:21 ?1285次閱讀
    原型平臺(tái)是做什么的?pro<b class='flag-5'>FPGA</b><b class='flag-5'>驗(yàn)證</b>環(huán)境介紹

    什么是FPGA原型驗(yàn)證?FPGA原型設(shè)計(jì)的好處是什么?

    FPGA原型設(shè)計(jì)是一種成熟的技術(shù),用于通過將RTL移植到現(xiàn)場(chǎng)可編程門陣列(FPGA)來驗(yàn)證專門應(yīng)用的集成電路(ASIC),專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)和片系統(tǒng)(SoC)的功能和
    發(fā)表于 01-12 16:13 ?1105次閱讀

    vmware怎么切換用戶

    要切換用戶,你可以使用VMware中的幾種方法,包括使用VMware Workstation和VMware ESXi。 VMware Wo
    的頭像 發(fā)表于 11-23 10:53 ?4140次閱讀