Codasip采用Imperas進(jìn)行RISC-V處理器驗證

Codasip已采用Imperas參考設(shè)計和用于 Codasip IP的Imperas DV解決方案。

Codasip 已在其 DV 測試平臺中包含 Imperas 黃金參考模型，以確保有效的驗證流程能夠適應(yīng)各種靈活的功能和選項，同時在未來內(nèi)核的整個路線圖中進(jìn)行擴(kuò)展，以實現(xiàn)對功能質(zhì)量的嚴(yán)格確認(rèn)。

RISC-V 是一種模塊化架構(gòu)，它提供了許多不同排列的基本指令、標(biāo)準(zhǔn)可選擴(kuò)展和自定義指令——這引發(fā)了對實現(xiàn)和碎片風(fēng)險的擔(dān)憂。Codasip 的內(nèi)部測試已經(jīng)使用了內(nèi)部指令精確模型、多種直接和隨機(jī)測試來源（內(nèi)部和外部提供）以及多種不同的技術(shù)來檢查和確保處理器合規(guī)性。Imperas 可配置參考模型已經(jīng)過全面測試，并啟用了支持此綜合視圖所需的所有配置選項。

位于法國 Sophia-Antipolis 的 Codasip 工程團(tuán)隊審查了不斷發(fā)展的 RISC-V 規(guī)范、完整的 Codasip 處理器 IP 產(chǎn)品組合、擴(kuò)展和可配置功能以及未來路線圖計劃所面臨的挑戰(zhàn)。Imperas 解決方案被認(rèn)為是支持運營工作負(fù)載和規(guī)模要求的理想選擇。Codasip 工程團(tuán)隊圍繞 Imperas RISC-V 參考模型設(shè)置了基礎(chǔ)設(shè)施和測試框架，以有效測試所有配置，并能夠適應(yīng)新的路線圖功能。

“Imperas 是 RISC-V 仿真技術(shù)和處理器驗證的先驅(qū)，”Codasip 驗證總監(jiān) Philippe Luc 說?！半m然處理器驗證不是一個新問題，但有許多 RISC-V 供應(yīng)商提供定制和不同級別的驗證或一致性：客戶理所當(dāng)然地關(guān)注質(zhì)量和碎片化。Codasip 對我們嚴(yán)格的驗證方法感到非常自豪——使用 Imperas 作為我們質(zhì)量流程的重要組成部分，進(jìn)一步擴(kuò)大了我們的差異化。Imperas 的獨立性、聲譽和技術(shù)實力為我們的客戶提供了對我們‘同類最佳’RISC-V 處理器的進(jìn)一步保證，”

Imperas Software Ltd 首席執(zhí)行官 Simon Davidmann 補(bǔ)充說：“Codasip 為 RISC-V 市場提供了一系列處理器解決方案，這些解決方案可為各種應(yīng)用提供優(yōu)化的性能。該處理器 IP 的設(shè)計驗證是 Codasip 在向下一代 IP 轉(zhuǎn)移時繼續(xù)提供最高質(zhì)量處理器的基礎(chǔ)。每個附加的可選功能都會使驗證工作量大致翻倍。Imperas 方法通過使用模擬將持續(xù)集成/持續(xù)開發(fā)應(yīng)用到復(fù)雜的處理器 DV 環(huán)境來支持 Codasip 的開發(fā)，并在不影響可選功能的情況下提供效率優(yōu)勢。Imperas 和 Codasip 有著共同的愿景，即提高質(zhì)量對于 RISC-V 的成功至關(guān)重要?！?/p>

可用性

Codasip 的 Imperas RISC-V 參考模型現(xiàn)已推出，可引導(dǎo)客戶和合作伙伴進(jìn)行軟件開發(fā)，并作為虛擬平臺的基礎(chǔ)。