基于Arria 10 SoC的設(shè)計和開發(fā)注意事項

HEITEC 是一家獨(dú)立的電子設(shè)計服務(wù)提供商，其設(shè)計團(tuán)隊受客戶委托開發(fā)了一款高性能控制器模塊，用于管理控制診斷醫(yī)學(xué)成像和安全關(guān)鍵過程的應(yīng)用程序的實際設(shè)備，并處理所有外圍設(shè)備和 GUI PC 的必要接口。挑戰(zhàn)在于在壓縮空間中高效地實現(xiàn)大量功能。對于該設(shè)計，選擇了英特爾 （Altera） Arria 10 SoC（片上系統(tǒng)）構(gòu)建塊，它將雙核 ARM Cortex-A9 處理器與可編程 FPGA 邏輯相結(jié)合。

本文概述了該項目以及在設(shè)計過程中獲得的經(jīng)驗。比較了來自不同供應(yīng)商的可用 SoC 的替代選項，并解釋了選擇的關(guān)鍵因素。這個過程導(dǎo)致了當(dāng)前的解決方案，其中包括硬件和軟件方面。

最后表明，這樣的設(shè)計不僅可以用于實際項目的個性化需求，還可以轉(zhuǎn)移到工業(yè)控制、通信或測試和測量領(lǐng)域的各種其他復(fù)雜的高性能應(yīng)用中。 。

除了嵌入式 CPU，該應(yīng)用程序還包括一個 FPGA。在 FPGA 設(shè)計過程的開始階段，必須決定為什么要使用片上系統(tǒng)，盡管預(yù)期會有更高的投資。為了證明最初較高的價格是合理的，技術(shù)優(yōu)勢必須占上風(fēng)。帶有 FPGA 的 SoC 構(gòu)建塊將處理器內(nèi)核和 FPGA 架構(gòu)集成在一個設(shè)備中。一段時間以來，技術(shù)進(jìn)步允許將這兩種功能集成到一個芯片中，為前瞻性設(shè)計提供有吸引力的解決方案。在所選的單芯片解決方案中，CPU 和 FPGA 可以通過具有 DMA（直接內(nèi)存訪問）的相同接口訪問存儲。這帶來了多種優(yōu)勢，例如更大的設(shè)計靈活性、更高水平的集成與更少的組件、

直接存儲訪問可加快數(shù)據(jù)傳輸速度，同時減輕處理器負(fù)擔(dān)。FPGA 設(shè)計支持硬件控制訪問，即使沒有本地總線。SoC 還提供大量擴(kuò)展功能，以便集成針對相應(yīng)任務(wù)量身定制的所需功能。將特定軟件算法集成到帶有濾波器算法的硬件中以及進(jìn)行特定計算的可能性是該決定的其他原因。標(biāo)準(zhǔn)軟件也可以與所選 SoC 的 ARM 處理器部分一起很好地使用。通過緊湊的設(shè)計和避免額外的組件，更好的熱控制是可行的，因為只需要冷卻一個組件。因此，SoC 最好地解決了性能和能源效率之間的沖突。結(jié)果，

下一個決策步驟是從市場上所有可用的解決方案中選擇 SoC。在審查了所需的屬性之后，賽靈思和英特爾的特定應(yīng)用 SoC 進(jìn)行了討論。這兩家主要的 FPGA 供應(yīng)商在產(chǎn)品組合中擁有采用類似方法的 SoC FPGA 系列——標(biāo)準(zhǔn) ARM Cortex-A9 處理器雙核作為硬宏。這兩種解決方案都依賴于一個專用的“強(qiáng)化”處理器子系統(tǒng)，該子系統(tǒng)配備一個配備齊全的 ARM Cortex-A9 處理器，包括一個完整的存儲層次結(jié)構(gòu)和相關(guān)的外圍構(gòu)建塊，可以像普通 ARM 處理器一樣啟動和工作。到目前為止，這兩個概念非常相似，但 Xilinx Zynq 不支持處理器緩存和片上處理器 RAM 中的 ECC（糾錯碼）。

然而，考慮到應(yīng)用程序的系統(tǒng)要求，完全支持的 ECC 功能最終是 HEITEC 開發(fā)團(tuán)隊決定部署基于 20nm 處理器技術(shù)的 Intel Arria 10 SoC 的關(guān)鍵。它由硬核處理器系統(tǒng)（簡稱 HPS）和一個單獨(dú)的 FPGA 部分組成，它們連接到一個橋接器以實現(xiàn)高數(shù)據(jù)吞吐量，與通常的 PCI 延遲相比，訪問速度明顯更快。以這種方式組合的硬件和軟件處理是可能的。常見的 HPS/FPGA 橋配備了一個智能調(diào)度程序到 DDR 接口。

除了雙核 ARM 處理器外，Arria 10 SoC 的重要特性還包括處理器頻率為 1.5 GHz 的 7500 MIPS 架構(gòu)、用于數(shù)據(jù)處理和命令輸入的 32 KB 一級緩存、帶 ECC 的 512 KB 二級緩存、 - 芯片處理器 256KB RAM，帶 ECC，HPS 外部 DDR3 存儲接口，533 MHz，32 位數(shù)據(jù) + 8 位 ECC。廣泛的處理器外設(shè)包括一個 Quad SPI 閃存控制器、用于更高數(shù)據(jù)吞吐量的 NAND 閃存控制器、三個 10M/100M/1G 以太網(wǎng)控制器、兩個 USB 2.0-On-The-Go 控制器、1 個 SD/MMC/SDIO 控制器、UART 16550、五個 I2C 控制器，兩個 SPI 主控制器和從控制器，以及四個 32 位看門狗定時器。此外，270K邏輯元件，在所選型號中實現(xiàn)了多達(dá)三個帶 ECC 以及糾錯 （ECC） 和存儲保護(hù)的硬化內(nèi)存控制器?？梢宰杂蛇x擇安全啟動順序：處理器優(yōu)先或 FPGA 優(yōu)先或同時兩者。封裝是一個 780 引腳 FineLine 球柵陣列 （FBGA），球間距為 1.0 mm。

因此，英特爾 Arria 10 SoC 為嵌入式外設(shè)、硬核浮點(diǎn) DSP 模塊、嵌入式高速收發(fā)器、硬核存儲器控制器和協(xié)議 （IP） 控制器提供了具有廣泛功能范圍的處理器。所有必需的接口都已經(jīng)在構(gòu)建塊上，ergo，總而言之，這是一個為設(shè)計生產(chǎn)力而設(shè)計的理想高度集成包。憑借其設(shè)置，它是中型應(yīng)用和目標(biāo)應(yīng)用要求的最佳組合。

框圖 Arria 10 SoC （? Intel）

審核編輯：郭婷