如何優(yōu)化使用雙核PSoC 6的多種功耗模式方面

低功耗運(yùn)行仍然是各行各業(yè)應(yīng)用的關(guān)鍵驅(qū)動(dòng)力。隨著睡眠模式的加入，電源管理突然從單純的硬件問題轉(zhuǎn)變?yōu)檐浖_發(fā)人員必須考慮的問題。

電源模式最簡單的應(yīng)用是，當(dāng)系統(tǒng)空閑時(shí)，您將其置于睡眠狀態(tài)。然而，當(dāng)今的 MCU 提供了多種低功耗模式，使低功耗設(shè)計(jì)更加復(fù)雜。現(xiàn)在，開發(fā)人員需要考慮多核、高頻信號處理的復(fù)雜獨(dú)立性，以及如何可靠地滿足系統(tǒng)的所有實(shí)時(shí)期限。

我請 Cypress Semiconductor 的系統(tǒng)工程師 Greg Verge 分享了他在如何優(yōu)化使用雙核 PSoC 6 的多種功耗模式方面的經(jīng)驗(yàn)。除了 Active（例如 LP 或 Low Power）和 Sleep（例如 ULP 或超低功耗）模式，這款 Cortex M0 + Cortex M4 SoC 支持深度睡眠和休眠模式。開發(fā)人員還可以選擇降低核心電壓以節(jié)省電力。

每種電源模式都會點(diǎn)亮 SoC 的不同部分（參見表 1）。Active 為整個(gè)芯片供電，而 Hibernate 僅驅(qū)動(dòng)維持 RAM、實(shí)時(shí)時(shí)鐘和 I/O 引腳配置所需的最低要求。模式節(jié)省的電量越多，SoC 可以做的越少，喚醒回活動(dòng)模式所需的時(shí)間就越長。

睡眠模式仍然是您的空閑循環(huán)。CPU 時(shí)鐘停止，但可以通過來自其他內(nèi)核的中斷或請求快速恢復(fù)到活動(dòng)模式。外圍設(shè)備可以保持活動(dòng)狀態(tài)，CPU“立即”從中斷的地方執(zhí)行代碼。

深度睡眠很像睡眠，但更多的芯片被關(guān)閉并且喚醒時(shí)間更長。使用睡眠或深度睡眠的決定取決于系統(tǒng)需要喚醒多快以及系統(tǒng)關(guān)閉時(shí)哪些外設(shè)需要處于活動(dòng)狀態(tài)。高頻時(shí)鐘不通電，因此您會丟失一些通信鏈路 (UART)，同時(shí)能夠保留其他通信鏈路（SPI 和 I2C）。您還會丟失 ADC，因?yàn)樗鼈冃枰?MHz 時(shí)鐘。你的 PWM 也會消失，所以當(dāng) LED 熄滅時(shí)不要擔(dān)心。

事情開始變得復(fù)雜的地方是多核。低功耗模式會影響 CPU 和系統(tǒng)。讓一個(gè) CPU 進(jìn)入深度睡眠不會自動(dòng)關(guān)閉系統(tǒng)資源，因?yàn)槠渌?CPU 可能正在使用它們。因此，只有兩個(gè) CPU 都處于深度睡眠狀態(tài)時(shí)，您才能獲得完全的低功耗優(yōu)勢。如果您的內(nèi)核在嘗試深度睡眠時(shí)不同步，這可能會嚴(yán)重影響您的整體電源效率。

休眠模式

休眠模式將系統(tǒng)置于其最低功耗狀態(tài)。Hibernate 是一種承諾，因?yàn)槟荒芎唵蔚鼗謴?fù)執(zhí)行；系統(tǒng)需要重置。當(dāng)您只需要一點(diǎn)智能來喚醒系統(tǒng)時(shí)，休眠在非常長的睡眠期間很有用。這對于實(shí)現(xiàn)電源關(guān)閉/開啟功能或操作低頻傳感器很有用。

休眠模式還支持保留 RAM 以保存有限的狀態(tài)信息。例如，您可以存儲以前的傳感器讀數(shù)。當(dāng)您重置系統(tǒng)時(shí)，它會檢查傳感器并將當(dāng)前值與之前的值進(jìn)行比較。如果它們在閾值范圍內(nèi)，則不會觸發(fā)任何事件，系統(tǒng)將返回休眠模式。實(shí)現(xiàn)了最大功率效率。

僅僅因?yàn)槟阋呀?jīng)設(shè)法讓 CPU 進(jìn)入正確的低功耗模式并不意味著你正在高效運(yùn)行。在深度睡眠和休眠中，I/O 引腳的泄漏會主導(dǎo)功耗?？紤]一個(gè)用于偏置電阻的引腳。除了確保使用盡可能高的電阻外，引腳還需要適當(dāng)?shù)乇３指呋虻?，以最大限度地減少功耗（即泄漏）。

休眠模式維護(hù) I/O 引腳的配置，以便您可以將所有引腳保持在最低功耗狀態(tài)。例如，將電阻器直接連接到電源是一種常見的做法。如果您改為將電阻器連接到 GPIO，而不是電阻器不斷消耗功率，您現(xiàn)在可以打開和關(guān)閉電阻器。如果您沒有意識到這一點(diǎn)，您可能會假設(shè)系統(tǒng)在引腳實(shí)際繪制 1 ma 時(shí)以低 7 μA 的電流運(yùn)行。從這個(gè)角度來看，效率降低了 143 倍，將 10 年的使用壽命縮短到 25 天。

影響低功耗運(yùn)行的另外兩個(gè)主要因素是降低核心電壓和選擇穩(wěn)壓器。例如，PSoC 6 可以為其內(nèi)核提供 1.1 V 或 0.9 V 的電壓。您無法以 0.9V 快速為內(nèi)核提供時(shí)鐘，但如果您只是檢查溫度傳感器，那么 50 MHz 仍然要高得多處理超出您的需要。

穩(wěn)壓器的選擇（集成 LDO 或高效開關(guān)模式降壓轉(zhuǎn)換器）允許您以功率效率換取成本。使用降壓轉(zhuǎn)換器可為您提供 90% 的效率，但代價(jià)是外部電感器。

隨著芯片制造商不斷改進(jìn)低功耗運(yùn)行，我們的嵌入式系統(tǒng)將能夠事半功倍。請記住，隨著更多選項(xiàng)的出現(xiàn)，更多的方法可以消除您優(yōu)化系統(tǒng)的所有辛勤工作，只需簡單地誤解系統(tǒng)實(shí)際在做什么。

表 1：不同的功耗操作模式使開發(fā)人員能夠優(yōu)化運(yùn)行時(shí)功耗，但您仍然需要小心。此處顯示的是 Cypress Semiconductor 的雙核 PSoC 6 的模式、電流和喚醒時(shí)間。