0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Versal PCIe仿真例子工程介紹

XILINX開發(fā)者社區(qū) ? 來源:XILINX開發(fā)者社區(qū) ? 作者:Iris Yang ? 2022-06-08 15:30 ? 次閱讀
本文作者:賽靈思工程師 Iris Yang

PCIe 仿真需要Endpoint 模型和Root Port 模型協(xié)同工作。用戶一般可以采用購買BFM/VIP 來模擬對端模型也可以自己設(shè)計對端模型,更簡便的方法則是使用Xilinx 提供的模型 (Xilinx Root Port model) 。

仿真例子工程介紹

Versal 的PCIe 仿真和VU/VU+ 系列有些不一樣,在endpoint 模式下,會有兩種類型的example design, 默認(rèn)的例子 是BMD 模式,(以前的器件默認(rèn)的模式是PIO 模式 )在生成IP 后, 可以通過設(shè)置下面參數(shù)來切換產(chǎn)生的例子工程。

CONFIG.bmd_pio_mode {false}

用戶仿真的例子一般有兩個部分:

1. Root Port 模型,這個是模擬了RP 的產(chǎn)生config 讀寫,讀寫memory 空間并負(fù)責(zé)對收回來的數(shù)據(jù)進行檢查。

2. Endpoint 用戶代碼部分,負(fù)責(zé)對收到的請求進行回復(fù)并且發(fā)起讀寫,中斷請求。

在不同的測試間切換:

sample_tests.vh 定義了不同的測試名字,

sample_smoke_test0:

確認(rèn)device/vender ID,運行BMD test (如果是BMD mode)

sample_smoke_test1:

確認(rèn)device/vender ID,確認(rèn)比較completion 數(shù)據(jù)。

pio_writeReadBack_test0 :

RP 模型會對每一個BAR發(fā)起一次寫操作,再發(fā)起一次讀操作,EP 收到后會發(fā)出CPLD。PR模型會對收到的CPLD 進行檢查。RP 模型可以往EP 的特定位置寫特定的值使得EP發(fā)起讀寫或者中斷。

如果要在不同的測試間切換, 可以 TESTNAME 參數(shù),比如:

demo_tb.exe-gui -view wave.wcfg -wdb wave_isim -tclbatch isim_cmd.tcl -testplusarg TESTNAME=sample_smoke_test0

修改仿真例子:

修改提供的 example 代碼可以得到自己想要的測試。

如果需要修改 Sample_smoke_test0/1 中 ROOT PORT 對自己的設(shè)置, 可以直接修改 Sample_tests.vh 下面的代碼,比如下面的代碼實現(xiàn)的是讀取地址1 往地址1里面寫7 再讀出來的過程,實現(xiàn)的是bus master /memory /IO 的使能。請注意這里的地址是DW Address , 也就是這個地址1 實際上是地址4 (byte address) 也就是協(xié)議固定的command register。

d5fddd0e-e652-11ec-ba43-dac502259ad0.jpg

可以復(fù)制以上代碼 修改地址數(shù)據(jù)和byte enable 來實現(xiàn)對不同寄存器的操作。

如果需要修改對于EP側(cè) 配置寄存器的直接控制,可以修改下面的代碼,填入不同的地址實現(xiàn)不同寄存器的讀寫。

d66f38f0-e652-11ec-ba43-dac502259ad0.jpg

如果使用其他的分支,修改的方式類似。

RP 模型還提供了豐富的功能來實現(xiàn)對PCIe EP 配置空間的操作和memory 的讀寫操作。這些操作大部分都用通過一些task 在pci_exp_usrapp_tx / pci_exp_usrapp_rx 中實現(xiàn)。比如下面的 BAR_PROGRAM 任務(wù) 就是把對BAR 的讀寫以及控制的過程實現(xiàn)了一遍。

由于BAR 讀寫是所有memory 請求的基礎(chǔ),大部分的測試都會用到,所以一般就可以直接修改這個task 來豐富測試的內(nèi)容。比如可以直接在這個 task 內(nèi)部 ,復(fù)制下面的語句, 把地址修改為自己需要的配置地址來實現(xiàn)對其他配置寄存器的操作。最常見的修改就是修改下面的語句把 32‘h00000003 修改為32‘h00000007 使得 bus master 被打開。這樣 EP 就具備了發(fā)起讀寫操作的能力。需要修改其他寄存器也是一樣的道理, 請注意這里的地址區(qū)別與上面的DW address 而是byte address。(04 表示command register)

d6956ef8-e652-11ec-ba43-dac502259ad0.jpg

其他的修改也是類似。

原文標(biāo)題:開發(fā)者分享|Versal PCIe Example Design 仿真技巧 1

文章出處:【微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Xilinx
    +關(guān)注

    關(guān)注

    70

    文章

    2137

    瀏覽量

    120397
  • 仿真
    +關(guān)注

    關(guān)注

    50

    文章

    3972

    瀏覽量

    132970
  • PCIe
    +關(guān)注

    關(guān)注

    15

    文章

    1165

    瀏覽量

    81996
  • Versal
    +關(guān)注

    關(guān)注

    1

    文章

    151

    瀏覽量

    7598

原文標(biāo)題:開發(fā)者分享|Versal PCIe Example Design 仿真技巧 1

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發(fā)者社區(qū)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    PCIe 5.0設(shè)計面臨的挑戰(zhàn)以及仿真案例

    本文主要給大家分享一下PCIe5.0的發(fā)展歷程、以及在設(shè)計、仿真中一些挑戰(zhàn)和如何進行仿真
    的頭像 發(fā)表于 02-03 10:16 ?5409次閱讀
    <b class='flag-5'>PCIe</b> 5.0設(shè)計面臨的挑戰(zhàn)以及<b class='flag-5'>仿真</b>案例

    是否采用 Versal?為什么升級到 Versal?

    在探討為什么要升級到 Versal ACAP 時,必須首先認(rèn)識到所有硬 IP 的價值,包括存儲控制器、PCIe?、多速率以太網(wǎng)和片上可編程網(wǎng)絡(luò)( NoC )等常用基礎(chǔ)設(shè)施的價值,它可以減少對靈活應(yīng)變的引擎或可編程邏輯的路由需求。
    的頭像 發(fā)表于 10-11 11:19 ?2556次閱讀

    PCIe引腳定義和PCIe協(xié)議層介紹

    本文我們將向大家介紹PCIe引腳定義以及PCIe協(xié)議層。
    發(fā)表于 09-26 11:39 ?1.4w次閱讀
    <b class='flag-5'>PCIe</b>引腳定義和<b class='flag-5'>PCIe</b>協(xié)議層<b class='flag-5'>介紹</b>

    AMD Versal系列CIPS IP核建立示例工程

    接著上一篇“AMD Versal系列CIPS IP核介紹”文章來進一步講解如何來建立CIPS IP核示例工程
    的頭像 發(fā)表于 12-05 13:34 ?544次閱讀
    AMD <b class='flag-5'>Versal</b>系列CIPS IP核建立示例<b class='flag-5'>工程</b>

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計算加速平臺之 Versal 介紹(2)

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計算加速平臺之 Versal 介紹,以及Versal 芯片開發(fā)流程的簡介。
    的頭像 發(fā)表于 03-07 16:03 ?830次閱讀
    【ALINX 技術(shù)分享】AMD <b class='flag-5'>Versal</b> AI Edge 自適應(yīng)計算加速平臺之 <b class='flag-5'>Versal</b> <b class='flag-5'>介紹</b>(2)

    proteus仿真MCS-51的一百個例子

    proteus仿真MCS-51的一百個例子
    發(fā)表于 07-28 10:27 ?191次下載
    proteus<b class='flag-5'>仿真</b>MCS-51的一百個<b class='flag-5'>例子</b>

    PCIE DMA例子

    Xilinx FPGA工程例子源碼:PCIE DMA例子
    發(fā)表于 06-07 14:13 ?52次下載

    利用ORAN IP的例子工程來做仿真

    PTP的用例都囊括了。該例子工程主要用于做板上demo,具體后續(xù)上板操作方式,以及相關(guān)軟件驅(qū)動,可以在下面這個AR里了解到詳情。
    的頭像 發(fā)表于 03-11 09:42 ?1433次閱讀

    仿真例子工程介紹

    如果需要修改 Sample_smoke_test0/1 中 ROOT PORT 對自己的設(shè)置, 可以直接修改 Sample_tests.vh 下面的代碼,比如下面的代碼實現(xiàn)的是讀取地址1 往地址1里面寫7 再讀出來的過程
    的頭像 發(fā)表于 06-14 11:10 ?824次閱讀

    Versal GTY仿真:初始化,復(fù)位和速率變更

    本篇博文側(cè)重于提供 Versal GTY 仿真示例、演示 GTY 如何解復(fù)位以及如何執(zhí)行速率變更。
    的頭像 發(fā)表于 11-23 10:02 ?1025次閱讀

    Versal CPM AXI Bridge模式的地址轉(zhuǎn)換

    Versal 系列的 DMA axi bridge 模式可以在 PL 的 QDMA IP 或者在 CPM(The integrated block for PCIe Rev. 4.0
    的頭像 發(fā)表于 05-10 09:47 ?1345次閱讀
    <b class='flag-5'>Versal</b> CPM AXI Bridge模式的地址轉(zhuǎn)換

    如何開啟Versal的XilSEM功能

    本文介紹了如何開啟Versal最基本的XilSEM功能。
    的頭像 發(fā)表于 07-07 14:15 ?364次閱讀
    如何開啟<b class='flag-5'>Versal</b>的XilSEM功能

    如何加速PCIe仿真

    ? 我們在進行PCIe RTL仿真時,由于PCIe ltssm協(xié)商過程比較復(fù)雜,導(dǎo)致PCIe ltssm進入L0狀態(tài)所花費的時間比較長(大概在20~60分鐘,因代碼復(fù)雜度、服務(wù)器性能、
    的頭像 發(fā)表于 08-17 09:42 ?1220次閱讀
    如何加速<b class='flag-5'>PCIe</b><b class='flag-5'>仿真</b>

    AMD Versal? Adaptive SoC CPM PCIE PIO EP設(shè)計CED示例

    本文可讓開發(fā)者們看懂 AMD Vivado Design Tool 2023.2 中的“AMD Versal Adaptive SoC CPM PCIE PIO EP 設(shè)計”CED 示例。?
    的頭像 發(fā)表于 05-10 09:39 ?379次閱讀
    AMD <b class='flag-5'>Versal</b>? Adaptive SoC CPM <b class='flag-5'>PCIE</b> PIO EP設(shè)計CED示例

    AMD Versal自適應(yīng)SoC CPM5 QDMA的Tandem PCIe啟動流程介紹

    本文將從硬件設(shè)計和驅(qū)動使用兩個方面介紹基于 CPM5 QDMA 的 AMD Versal 自適應(yīng) SoC 的 Tandem 設(shè)計和啟動流程。
    的頭像 發(fā)表于 09-18 10:07 ?145次閱讀
    AMD <b class='flag-5'>Versal</b>自適應(yīng)SoC CPM5 QDMA的Tandem <b class='flag-5'>PCIe</b>啟動流程<b class='flag-5'>介紹</b>