隨著數(shù)據(jù)帶寬需求的持續(xù)增長,數(shù)據(jù)傳輸從并行變成串行,收發(fā)器的速率越來越高,無論在單板內(nèi)或者通過光纖和背板傳輸,都會(huì)帶來一系列信號(hào)完整性問題。
如何解決這些問題,保證誤碼率滿足協(xié)議要求,是一個(gè)很有挑戰(zhàn)性的工作,主要涉及到從芯片選型、電路設(shè)計(jì),到PCB的Layout的全過程。
所以各位老鐵們,今天我就給大家介紹FPGA高速收發(fā)器中使用什么技術(shù)可以幫助我們解決信號(hào)完整性問題。
01、高速Serdes信號(hào)完整性影響因素
信號(hào)在PCB上傳輸,會(huì)遇到兩個(gè)問題:插入損耗和反射。這兩個(gè)因素主要影響了高速Serdes在傳輸過程中的信號(hào)完整性。
插入損耗
插入損耗是介質(zhì)損耗、導(dǎo)體損耗、導(dǎo)體表面粗糙度等原因引起來的。1板材引起的插入損耗
下圖中表示不同的介質(zhì)的插入損耗。我們看到通常用的FR4板材和高速板材M4、M6板材比較起來,插入損耗就比較大。所以我們?cè)谠O(shè)計(jì)10G、25G背板傳輸系統(tǒng)時(shí)候,就會(huì)選用M4、M6板材。當(dāng)然選用插入損耗小的材料價(jià)格也會(huì)比較貴。
傳輸距離引起的插入損耗
對(duì)于同一種板材來說,傳輸距離遠(yuǎn)近不同,插入損耗也不同,見下圖。因此我們?cè)诓季€時(shí)候要優(yōu)先考慮高速線的布線。
反射
反射是因?yàn)樽杩共黄ヅ浜蛃tub引起的。例如線寬不一樣,就會(huì)引起阻抗不匹配,信號(hào)傳輸中經(jīng)過的耦合電容、過孔等都是阻抗不匹配的位置。
Stub是傳輸路徑上短的開路的線。為何會(huì)產(chǎn)生stub線,我們舉個(gè)例子,假設(shè)是12層板,我們走線從第1層到第3層,需要打一個(gè)過孔。大部分設(shè)計(jì)中的過孔是一個(gè)通孔,加工時(shí)候鉆頭會(huì)從第1層打到第12層,信號(hào)從第1層走到第3層后會(huì)繼續(xù)沿著通孔走,從第3層到第12層就是一段stub,這就會(huì)引起信號(hào)反射,造成信號(hào)完整性問題。
02、信號(hào)完整性問題帶來的影響
這些問題對(duì)信號(hào)有什么影響呢?首先我們知道信號(hào)頻率越高,影響越大。從第一幅圖中可以看出,信號(hào)頻率越高,插入損耗就越大。
我們的發(fā)送數(shù)據(jù)包含很多頻率成分,從低頻到高頻,經(jīng)過線路的傳輸,高頻成分被衰減得更多,后果就是引入ISI(碼間干擾)的問題。
碼間干擾
下圖中解釋了什么是ISI,信號(hào)從發(fā)送端經(jīng)過線路傳輸?shù)浇邮斩撕?,因?yàn)閾p耗和反射的原因,不僅信號(hào)幅度變小了,而且因?yàn)楦哳l成分衰減得更大,信號(hào)從陡峭變得平滑。這樣造成的后果是前一個(gè)bit的波形延伸到了后一個(gè)bit位置。在發(fā)送側(cè)我們發(fā)送的bit是0-1-1-0,經(jīng)過傳輸后最后一個(gè)1的波形延伸到后面一個(gè)0的位置,會(huì)造成0的電壓變高,判決時(shí)候可能判決成1,這樣本來發(fā)送的0-1-1-0,在接收端判決成0-1-1-1。這就是碼間干擾。碼間干擾的主要原因就是高頻成分損耗大,低頻成分損耗小。
如何保證數(shù)據(jù)的傳輸可靠
如何克服這些問題保證數(shù)據(jù)的可靠傳輸呢?我們?cè)诎l(fā)送端引入去加重技術(shù)和接收端引入均衡技術(shù)。1去加重技術(shù)
首先介紹去加重技術(shù),下圖為高速收發(fā)器發(fā)送端的去加重電路。
電路很簡單,串行數(shù)據(jù)經(jīng)過寄存器延遲后乘以不同的系數(shù),然后合并在一起發(fā)送出去。頻率響應(yīng)如下圖TX FIR Frequency Response所示,最后接收端的頻率響應(yīng)如如下圖Channel Response所示,從直流到奈奎斯特頻率是一個(gè)相對(duì)平坦的響應(yīng)。
我們從時(shí)域上看一下去加重對(duì)波形的影響,看上去波形更奇怪一些,所以去加重有些像無線通訊中的一個(gè)術(shù)語“預(yù)失真”。
pre emphasis 時(shí)域波形
post emphasis 時(shí)域波形
我們可以看到pre和post處理的位置不同。pre是在信號(hào)變化前處理,post是在信號(hào)變化后處理。
最后我們看一下經(jīng)過和不經(jīng)過去加重以后的眼圖,下圖左邊是沒有經(jīng)過去加重的接收眼圖,右邊是經(jīng)過去加重的接收眼圖。我們可以看到,右邊的圖盡管電壓變小了,但是波形變的陡峭了,就不會(huì)引起下一個(gè)bit判決錯(cuò)誤。因此通過在發(fā)送端使用去加重技術(shù),可以抵消線路帶來的損耗。
在發(fā)送端使用去加重技術(shù),在接收端我們還可以采用CTLE和DFE均衡技術(shù)。
-
FPGA
+關(guān)注
關(guān)注
1620文章
21510瀏覽量
599014 -
信號(hào)完整性
+關(guān)注
關(guān)注
68文章
1383瀏覽量
95173
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論