0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Pilkington FPGA架構(gòu)簡介

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-06-22 09:41 ? 次閱讀

皮爾金頓Pilkington是是世界上最大的玻璃生產(chǎn)集團(tuán)之一。創(chuàng)建于1826年英國St.Helens,已具有195年的歷史,在全球擁有25個生產(chǎn)基地,銷售公司遍布130個國家。賓利、法拉利、奔馳、寶馬等世界級名車均采用皮爾金頓制造的專業(yè)擋風(fēng)玻璃。

ef4912ba-f1c9-11ec-ba43-dac502259ad0.png

ef654778-f1c9-11ec-ba43-dac502259ad0.png

那么你知道這個公司曾經(jīng)做過FPGA嘛...?是的,的確做過,但就像很多巨頭那樣,不是很成功。

ef7ae3b2-f1c9-11ec-ba43-dac502259ad0.png

這個玻璃公司在上個世紀(jì)建立微電子部門準(zhǔn)備在FPGA方向上大干一場,而且找到了Toshiba這個大用戶,但最終還是沒能成功,不得不把團(tuán)隊賣給了Motorola(后者最后也失敗了:))。

ef839db8-f1c9-11ec-ba43-dac502259ad0.png

Pilkington FPGA架構(gòu)簡介

皮爾金頓有兩種(已知的)架構(gòu),都是基于sea-of-gates設(shè)計的,其中邏輯功能是通過將門連接在一起來構(gòu)建的。上世紀(jì)80年代中期,不同的制造商有著非常不同的邏輯單元結(jié)構(gòu)。

第一種架構(gòu)(無特定名稱)是圍繞一個具有NAND門和鎖存器的邏輯單元設(shè)計的,每個邏輯單元通過本地互連進(jìn)入其相鄰的單元。白皮書指出,這是低效的,因?yàn)樾枰罅康腘AND門來實(shí)現(xiàn)通用功能,如OR和XOR,以及鎖存器出到DFF造成的布局限制。

第二種架構(gòu)(白皮書稱它為TS1)。像ABC這樣的邏輯優(yōu)化程序?qū)⑦壿嫳硎緸锳ND門、異或門、多路復(fù)用器和D觸發(fā)器的結(jié)構(gòu);并且所有這些都具有輸入可編程反向功能。在上世紀(jì)90年代中期,當(dāng)時的邏輯優(yōu)化工具仍然使用笨拙的sum-of-product方法時,皮爾金頓已經(jīng)在硬件上實(shí)現(xiàn)了這一點(diǎn)。

TS1 Logic Cell

efa378f4-f1c9-11ec-ba43-dac502259ad0.png

邏輯單元本身挺簡單:組合邏輯單元只是從輸入選擇器mux中獲取輸入,可選地反向它們,并將它們饋送到NAND、XOR和MUX的輸入,從它們中選擇輸出,然后反向以放大信號。

efb685b6-f1c9-11ec-ba43-dac502259ad0.png

時序邏輯單元沿著相同的路線。邏輯單元的輸出直接連接到“本地互連”:與相鄰信號的A和B輸入選擇器的快速鏈接;它還可以連接到“介質(zhì)互連”:較慢的水平和垂直互連鏈路(每行/列6個)通過邏輯單元“區(qū)域”傳播。

Routing 結(jié)構(gòu)

邏輯單元被分組為一個由3個組合邏輯單元和一個時序邏輯單元組成的正方形tile。這些tile有兩個變體(標(biāo)記為A和B,只在如何連接到inter-tile互連方面有所不同),tile平鋪在一起形成一個5x5的區(qū)域。

每個區(qū)域都被端口單元包圍,這些單元與“全局互連”通過接口相連。這種互連方式就是放在現(xiàn)代的標(biāo)準(zhǔn)來看,其全局布線資源也是很精簡的,所以布線工具必須充分利用更多的本地布線資源。設(shè)計人員還有另一個訣竅:如果邏輯門足夠快,您可以通過門來路由邏輯,而不會造成太大的性能損失;這就是為什么inter-tile互連的行和列之間沒有直接鏈接-這些鏈接就是邏輯門本身。

efd8f218-f1c9-11ec-ba43-dac502259ad0.png

與當(dāng)時的一些邏輯架構(gòu)(如Actel的多路復(fù)用器架構(gòu))相比,這種設(shè)計還挺優(yōu)雅。所選擇的門又小又簡單,軟件處理起來相對容易:綜合不是問題,而且將邏輯劃分為區(qū)域的目的是通過將邏輯轉(zhuǎn)換為一個“分而治之”問題來更容易地布局布線,但也許現(xiàn)代算法將其視為一個全局問題也OK。

公司還自己搞了一套架構(gòu)評估工具...看來沒少投入啊...

efe1d95a-f1c9-11ec-ba43-dac502259ad0.png

至于為什么FPGA后來黃了,不得而知。也許架構(gòu)的實(shí)現(xiàn)存在無法修復(fù)的錯誤,又或許上世紀(jì)90年代的EDA工具無法充分契合芯片的層次結(jié)構(gòu)吧。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1625

    文章

    21625

    瀏覽量

    601245
  • 架構(gòu)
    +關(guān)注

    關(guān)注

    1

    文章

    506

    瀏覽量

    25430

原文標(biāo)題:皮爾金頓的FPGA架構(gòu)

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    詳解FPGA的基本結(jié)構(gòu)

    ZYNQ PL 部分等價于 Xilinx 7 系列 FPGA,因此我們將首先介紹 FPGA架構(gòu)。簡化的 FPGA 基本結(jié)構(gòu)由 6 部分組成,分別為可編程輸入/輸出單元、基本可編程邏
    的頭像 發(fā)表于 10-25 16:50 ?519次閱讀
    詳解<b class='flag-5'>FPGA</b>的基本結(jié)構(gòu)

    FPGA芯片架構(gòu)和資源有深入的理解,精通Verilog HDL、VHDL

    崗位職責(zé) 1.負(fù)責(zé)FPGA架構(gòu)設(shè)計、代碼編寫、仿真等; 2.協(xié)同軟、硬件工程師完成系統(tǒng)聯(lián)調(diào)和測試; 3.負(fù)責(zé)項(xiàng)目中FPGA設(shè)計的相關(guān)文檔編寫及維護(hù); 任職要求 1.碩士及以上學(xué)歷,電子、通信
    發(fā)表于 09-15 15:23

    用于控制和保護(hù)的HVDC架構(gòu)和解決方案簡介

    電子發(fā)燒友網(wǎng)站提供《用于控制和保護(hù)的HVDC架構(gòu)和解決方案簡介.pdf》資料免費(fèi)下載
    發(fā)表于 09-04 09:24 ?0次下載
    用于控制和保護(hù)的HVDC<b class='flag-5'>架構(gòu)</b>和解決方案<b class='flag-5'>簡介</b>

    【招聘】verilog vhdl FPGA

    1.熟悉FPGA架構(gòu)及應(yīng)用,熟悉圖像算法的FPGA實(shí)現(xiàn)。 2.熟悉verilog vhdl,熟悉Xilinx或Intel等開發(fā)工具。 3.有AI算法 fpga實(shí)現(xiàn)經(jīng)驗(yàn)優(yōu)先。 4.本科及
    發(fā)表于 09-02 15:50

    ALINX FPGA+GPU異架構(gòu)視頻圖像處理開發(fā)平臺介紹

    Alinx 最新發(fā)布的新品 Z19-M 是一款創(chuàng)新的 FPGA+GPU 異構(gòu)架構(gòu)視頻圖像處理開發(fā)平臺,它結(jié)合了 AMD Zynq UltraScale+ MPSoC(FPGA)與 NVIDIA Jetson Orin NX(GP
    的頭像 發(fā)表于 08-29 14:43 ?889次閱讀

    自動駕駛?cè)笾髁餍酒?b class='flag-5'>架構(gòu)分析

    當(dāng)前主流的AI芯片主要分為三類,GPU、FPGA、ASIC。GPU、FPGA均是前期較為成熟的芯片架構(gòu),屬于通用型芯片。ASIC屬于為AI特定場景定制的芯片。行業(yè)內(nèi)已經(jīng)確認(rèn)CPU不適用于AI計算
    的頭像 發(fā)表于 08-19 17:11 ?1391次閱讀
    自動駕駛?cè)笾髁餍酒?b class='flag-5'>架構(gòu)</b>分析

    FPGA異構(gòu)計算架構(gòu)的深度對比研究

    FPGA本質(zhì)是一種可編程的芯片??梢园延布O(shè)計重復(fù)燒寫在它的可編程存儲器里,從而使FPGA芯片可以執(zhí)行不同的硬件設(shè)計和功能。
    發(fā)表于 04-01 14:53 ?658次閱讀
    <b class='flag-5'>FPGA</b>異構(gòu)計算<b class='flag-5'>架構(gòu)</b>的深度對比研究

    fpga封裝技術(shù)和arm架構(gòu)的優(yōu)缺點(diǎn)

    FPGA封裝技術(shù)和ARM架構(gòu)是兩個不同的概念,分別屬于硬件設(shè)計的不同領(lǐng)域。
    的頭像 發(fā)表于 03-26 15:51 ?722次閱讀

    fpga封裝技術(shù)和arm架構(gòu)有什么區(qū)別

    FPGA封裝技術(shù)與ARM架構(gòu)在多個方面存在顯著的區(qū)別。
    的頭像 發(fā)表于 03-26 15:50 ?636次閱讀

    fpga芯片架構(gòu)介紹

    FPGA(現(xiàn)場可編程門陣列)芯片架構(gòu)是一種高度靈活和可編程的集成電路架構(gòu),它以其獨(dú)特的結(jié)構(gòu)和功能,在現(xiàn)代電子系統(tǒng)中扮演著至關(guān)重要的角色。FPGA芯片
    的頭像 發(fā)表于 03-15 14:56 ?669次閱讀

    fpga是什么架構(gòu)

    FPGA(現(xiàn)場可編程門陣列)的架構(gòu)主要由可配置邏輯模塊(CLB)、輸入/輸出模塊(IOB)以及可編程互連資源組成。
    的頭像 發(fā)表于 03-14 17:05 ?790次閱讀

    高云FPGA簡介

    高云是一家專業(yè)從事現(xiàn)場可編程邏輯器件(FPGA)研發(fā)與設(shè)計的國產(chǎn)FPGA高科技公司,致力于向客戶提供從芯片、EDA開發(fā)軟件、IP、開發(fā)板到整體系統(tǒng)解決方案的一站式服務(wù)。高云半導(dǎo)體在FPGA芯片
    發(fā)表于 01-28 17:35

    FPGA中塊RAM的分布和特性

    在選擇FPGA時,關(guān)注LUT(Look-Up Table)和BRAM(Block RAM)是非常重要的,因?yàn)樗鼈兪?b class='flag-5'>FPGA架構(gòu)中的兩個核心資源,對于設(shè)計的性能和資源利用至關(guān)重要。
    的頭像 發(fā)表于 11-21 15:03 ?2061次閱讀
    <b class='flag-5'>FPGA</b>中塊RAM的分布和特性

    國產(chǎn)FPGA簡介

    核心技術(shù):FPGA開發(fā)軟件“HqFpga”、 自主研發(fā)的FPGA架構(gòu) 主要產(chǎn)品:Seagull 1000系列 CPLD、Sealion 2000 系列
    發(fā)表于 11-20 16:20

    使用Vivado高層次綜合(HLS)進(jìn)行FPGA設(shè)計的簡介

    電子發(fā)燒友網(wǎng)站提供《使用Vivado高層次綜合(HLS)進(jìn)行FPGA設(shè)計的簡介.pdf》資料免費(fèi)下載
    發(fā)表于 11-16 09:33 ?0次下載
    使用Vivado高層次綜合(HLS)進(jìn)行<b class='flag-5'>FPGA</b>設(shè)計的<b class='flag-5'>簡介</b>