芯片制程技術(shù)從3nm走向了2nm

IBM于紐約時(shí)間5月6日在其官網(wǎng)宣布制造出世界上第一顆2nm芯片，揭開了半導(dǎo)體設(shè)計(jì)和工藝方面的突破。

IBM預(yù)計(jì)與當(dāng)今最新一代的AMD最新一代CPU和GPU所采用的最先進(jìn)的7nm芯片相比，2nm芯片將實(shí)現(xiàn)提高45%的性能或降低75%的功耗。該芯片的制造者為IBM奧爾巴尼研究室（IBM Research Albany），該實(shí)驗(yàn)室與三星和英特爾簽署了聯(lián)合技術(shù)開發(fā)協(xié)議，商定合作使用IBM的芯片制造技術(shù)。目前擔(dān)任IBM混合云研究副總裁的MukeshKhare帶領(lǐng)其完成了2納米技術(shù)的突破。

在這個(gè)芯片上，IBM用上了一個(gè)被稱為納米片堆疊的晶體管，它將NMOS晶體管堆疊在PMOS晶體管的頂部，而不是讓它們并排放置以獲取電壓信號并將位從1翻轉(zhuǎn)為零或從0翻轉(zhuǎn)為1。這些晶體管有時(shí)也稱為gateallaround或GAA晶體管，這是當(dāng)前在各大晶圓廠被廣泛采用的3D晶體管技術(shù)FinFET的接班人。

FinFET晶體管將晶體管的源極和漏極通道拉入柵極，而納米片將多個(gè)源極和漏極通道嵌入單個(gè)柵極以提高密度。

IBM采用2納米工藝制造的測試芯片，每平方毫米面積上的晶體管數(shù)量平均下來是3．3億個(gè)，在指甲大小的芯片中，一共容納了500億個(gè)晶體管。在IBM的這個(gè)實(shí)現(xiàn)方案下，納米片有三層，每片的寬度為40納米，高度為5納米。（注意，這里沒有測量的特征實(shí)際上是在2納米處。

2納米芯片的制造還包括首次使用所謂的底部電介質(zhì)隔離，它可以減少電流泄漏，因此有助于減少芯片上的功耗。重要的是，IBM這個(gè)芯片上的所有關(guān)鍵功能都將使用EUV光刻技術(shù)進(jìn)行蝕刻，IBM也已經(jīng)弄清楚了如何使用單次曝光EUV來減少用于蝕刻芯片的光學(xué)掩模的數(shù)量。

這樣的改善帶來的最終結(jié)果是，制造2納米芯片所需的步驟要比7納米芯片少得多，這將促進(jìn)整個(gè)晶圓廠的發(fā)展，并可能也降低某些成品晶圓的成本。與當(dāng)前將使用在Power10芯片的7納米制程相比，這種2納米制程有望將速度提高45%或以相同速度運(yùn)行，將功耗降低75%。

本文整合自：Ai芯天下、OFweek

責(zé)任編輯：符乾江