0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

IBM發(fā)布的2nm芯片都采用了哪些技術(shù)

獨(dú)愛(ài)72H ? 來(lái)源:半導(dǎo)體行業(yè)觀察、摩爾芯 ? 作者:半導(dǎo)體行業(yè)觀察、 ? 2022-07-01 14:27 ? 次閱讀

IBM公司研發(fā)的2nm芯片,其采用了2納米工藝制造的測(cè)試芯片可以在一塊指甲大小的芯片中容納500億個(gè)晶體管。

在IBM的這個(gè)實(shí)現(xiàn)方案下,納米片有三層,每片的寬度為40納米,高度為5納米。(注意,這里沒(méi)有測(cè)量的特征實(shí)際上是在2納米處。因?yàn)檫@些術(shù)語(yǔ)在很大程度上是描述性的,而不是字面意義的,這令人發(fā)指??梢詫⑵湟暈槿绻麞艠O仍為平面則必須具有的柵極尺寸,但卻不是平面的,我想可能是這樣。)如果您在上表的右側(cè)看,那是一張納米片的側(cè)視圖,顯示出它的側(cè)視圖,其間距為44納米,柵極長(zhǎng)度為12納米,Khare認(rèn)為這是其他大多數(shù)晶圓代工廠在2納米工藝所使用的尺寸。

2納米芯片的制造還包括首次使用所謂的底部電介質(zhì)隔離(bottom dielectric isolation),它可以減少電流泄漏,因此有助于減少芯片上的功耗。在上圖中,那是淺灰色的條,位于中部橫截面中的三個(gè)堆疊的晶體管板的下面。

IBM為2納米工藝創(chuàng)建的另一項(xiàng)新技術(shù)稱(chēng)為內(nèi)部空間干燥工藝(inner space dry process),從表面上看,這聽(tīng)起來(lái)不舒服,但實(shí)際上這個(gè)技術(shù)使IBM能夠進(jìn)行精確的門(mén)控制。

在實(shí)施過(guò)程中,IBM還廣泛地使用EUV技術(shù),并包括在芯片過(guò)程的前端進(jìn)行EUV圖案化,而不僅是在中間和后端,后者目前已被廣泛應(yīng)用于7納米工藝。重要的是,IBM這個(gè)芯片上的所有關(guān)鍵功能都將使用EUV光刻技術(shù)進(jìn)行蝕刻,IBM也已經(jīng)弄清楚了如何使用單次曝光EUV來(lái)減少用于蝕刻芯片的光學(xué)掩模的數(shù)量。

這樣的改善帶來(lái)的最終結(jié)果是,制造2納米芯片所需的步驟要比7納米芯片少得多,這將促進(jìn)整個(gè)晶圓廠的發(fā)展,并可能也降低某些成品晶圓的成本。這是我們能看到的。

最后,2納米晶體管的閾值電壓(上表中的Vt)可以根據(jù)需要增大和減小,例如,用于手持設(shè)備的電壓較低,而用于百億超級(jí)計(jì)算機(jī)的CPU的電壓較高。

本文整合自:半導(dǎo)體行業(yè)觀察、摩爾芯聞

責(zé)任編輯:符乾江

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    452

    文章

    50209

    瀏覽量

    420947
  • IBM
    IBM
    +關(guān)注

    關(guān)注

    3

    文章

    1742

    瀏覽量

    74589
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4817

    瀏覽量

    127671
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Rapidus計(jì)劃2027年量產(chǎn)2nm芯片

    Rapidus,一家致力于半導(dǎo)體制造的先鋒企業(yè),正緊鑼密鼓地推進(jìn)其2027年量產(chǎn)2nm芯片的計(jì)劃。然而,這一雄心勃勃的目標(biāo)背后,是高達(dá)5萬(wàn)億日元(約合336億美元)的資金需求。
    的頭像 發(fā)表于 10-14 16:11 ?257次閱讀

    消息稱(chēng)三星電子再獲2nm訂單

    三星電子在半導(dǎo)體代工領(lǐng)域再下一城,成功獲得美國(guó)知名半導(dǎo)體企業(yè)安霸的青睞,承接其2nm制程的ADAS(高級(jí)駕駛輔助系統(tǒng))芯片代工項(xiàng)目。
    的頭像 發(fā)表于 09-12 16:26 ?393次閱讀

    臺(tái)積電2nm芯片助力 蘋(píng)果把大招留給了iPhone18

    有媒體爆料稱(chēng);蘋(píng)果公司的iPhone 17系列手機(jī)極大可能將無(wú)法搭載臺(tái)積電2nm前沿制程技術(shù)芯片,iPhone 17系列手機(jī)的處理器預(yù)計(jì)將沿用當(dāng)前的3nm工藝。
    的頭像 發(fā)表于 07-19 18:12 ?1628次閱讀

    三星奪得首個(gè)2nm芯片代工大單,加速AI芯片制造競(jìng)賽

    在半導(dǎo)體行業(yè)的激烈競(jìng)爭(zhēng)中,三星電子于7月9日宣布了一項(xiàng)重大突破,成功贏得了日本人工智能(AI)企業(yè)Preferred Networks(PFN)的訂單,為其生產(chǎn)基于尖端2nm工藝和先進(jìn)封裝技術(shù)的AI
    的頭像 發(fā)表于 07-11 09:52 ?491次閱讀

    日本Rapidus攜手IBM深化合作,共同進(jìn)軍2nm芯片封裝技術(shù)

    在全球半導(dǎo)體技術(shù)日新月異的今天,日本先進(jìn)代工廠Rapidus與IBM的強(qiáng)強(qiáng)聯(lián)合再次引發(fā)了業(yè)界的廣泛關(guān)注。6月12日,Rapidus宣布,他們與IBM2nm制程領(lǐng)域的合作已經(jīng)從前端擴(kuò)展
    的頭像 發(fā)表于 06-14 15:48 ?708次閱讀

    Rapidus與IBM深化合作,共推2nm制程后端技術(shù)

    日本先進(jìn)的半導(dǎo)體代工廠Rapidus本月初宣布,與IBM2nm制程領(lǐng)域的合作將進(jìn)一步深化,從前端技術(shù)拓展至后端封裝技術(shù)。此次雙方的合作將聚焦于芯粒(Chiplet)先進(jìn)封裝量產(chǎn)
    的頭像 發(fā)表于 06-14 11:23 ?518次閱讀

    三星電子:加快2nm和3D半導(dǎo)體技術(shù)發(fā)展,共享技術(shù)信息與未來(lái)展望

    技術(shù)研發(fā)領(lǐng)域,三星電子的3nm2nm工藝取得顯著進(jìn)步,預(yù)計(jì)本季度內(nèi)完成2nm設(shè)計(jì)基礎(chǔ)設(shè)施的開(kāi)發(fā);此外,4nm工藝的良率亦逐漸穩(wěn)定。
    的頭像 發(fā)表于 04-30 16:16 ?459次閱讀

    蘋(píng)果2nm芯片曝光,性能提升10%-15%

    據(jù)媒體報(bào)道,目前蘋(píng)果已經(jīng)在設(shè)計(jì)2nm芯片,芯片將會(huì)交由臺(tái)積電代工。
    的頭像 發(fā)表于 03-04 13:39 ?962次閱讀

    蘋(píng)果將成為首個(gè)采用其最新2nm工藝的客戶(hù)

    2nm工藝是臺(tái)積電采用的革新性GAA(Gate-All-Around)技術(shù),在相同功耗下相比當(dāng)前最先進(jìn)的N3E工藝,速度提升10%至15%,或在相同速度下功耗降低25%至30%。這一突破將大大提升蘋(píng)果設(shè)備的性能,并延長(zhǎng)電池使用時(shí)
    的頭像 發(fā)表于 01-26 15:51 ?559次閱讀

    蘋(píng)果將搶先采用臺(tái)積電2nm工藝,實(shí)現(xiàn)技術(shù)獨(dú)享

    例如,盡管iPhone 15 Pro已發(fā)布四個(gè)月,A17 Pro仍在使用臺(tái)積電專(zhuān)有的3nm工藝。根據(jù)MacRumors的報(bào)告,這一趨勢(shì)似乎仍將延續(xù)至2nm工藝。
    的頭像 發(fā)表于 01-26 09:48 ?502次閱讀

    臺(tái)積電在2nm制程技術(shù)上展開(kāi)防守策略

    臺(tái)積電的2nm技術(shù)是3nm技術(shù)的延續(xù)。一直以來(lái),臺(tái)積電堅(jiān)定地遵循著每一步一個(gè)工藝節(jié)點(diǎn)的演進(jìn)策略,穩(wěn)扎穩(wěn)打,不斷突破。
    發(fā)表于 01-25 14:14 ?413次閱讀

    蘋(píng)果欲優(yōu)先獲取臺(tái)積電2nm產(chǎn)能,預(yù)計(jì)2024年安裝設(shè)備生產(chǎn)

    有消息人士稱(chēng),蘋(píng)果期望能夠提前獲得臺(tái)積電1.4nm(A14)以及1nm(A10)兩種更為先進(jìn)的工藝的首次產(chǎn)能供應(yīng)。據(jù)了解,臺(tái)積電2nm技術(shù)開(kāi)發(fā)進(jìn)展順利,預(yù)期
    的頭像 發(fā)表于 01-25 14:10 ?481次閱讀

    三大芯片巨頭角逐2nm技術(shù)

    過(guò)去數(shù)十年里,芯片設(shè)計(jì)團(tuán)隊(duì)始終專(zhuān)注于小型化。減小晶體管體積,能降低功耗并提升處理性能。如今,2nm及3nm已取代實(shí)際物理尺寸,成為描述新一代芯片的關(guān)鍵指標(biāo)。
    的頭像 發(fā)表于 12-12 09:57 ?879次閱讀

    2nm意味著什么?2nm何時(shí)到來(lái)?它與3nm有何不同?

    3nm工藝剛量產(chǎn),業(yè)界就已經(jīng)在討論2nm了,并且在調(diào)整相關(guān)的時(shí)間表。2nm工藝不僅對(duì)晶圓廠來(lái)說(shuō)是一個(gè)重大挑戰(zhàn),同樣也考驗(yàn)著EDA公司,以及在此基礎(chǔ)上設(shè)計(jì)芯片的客戶(hù)。
    的頭像 發(fā)表于 12-06 09:09 ?2382次閱讀

    日本Lapidus和法國(guó)半導(dǎo)體研究機(jī)構(gòu)合作開(kāi)發(fā)1納米芯片技術(shù)

    報(bào)道指出,在2nm芯片的量產(chǎn)上,Rapidus正和美國(guó)IBM、比利時(shí)半導(dǎo)體研發(fā)機(jī)構(gòu)imec合作,且也考慮在1nm等級(jí)產(chǎn)品上和IBM進(jìn)行合作。
    的頭像 發(fā)表于 11-20 17:12 ?776次閱讀
    日本Lapidus和法國(guó)半導(dǎo)體研究機(jī)構(gòu)合作開(kāi)發(fā)1納米<b class='flag-5'>芯片</b><b class='flag-5'>技術(shù)</b>