臺積電正式公布2nm制造技術(shù),該工藝廣泛使用EUV光刻技術(shù),首次采用GAAFET全環(huán)繞柵極晶體管技術(shù)和背面供電技術(shù),計劃于2025年實現(xiàn)量產(chǎn)。
臺積電2nm芯片將性能提升10%-15%,功耗降低25%-30%,芯片密度增加了 1.1 倍以上,與3nm相比,其性能和功耗都將實現(xiàn)大幅度升級。
據(jù)悉,臺積電或?qū)⒃?024年開始使用2nm制造技術(shù)風(fēng)險試產(chǎn),首批2nm芯片預(yù)計于2025年末或2026年量產(chǎn)上市。除此之外,臺積電還計劃在2024年引進(jìn)ASML下一代High-NA EUV最強(qiáng)光刻機(jī),用以制造芯片。
綜合整理自半導(dǎo)體行業(yè)觀察、Tech情報局
審核編輯:湯梓紅
-
芯片
+關(guān)注
關(guān)注
450文章
49631瀏覽量
417126 -
臺積電
+關(guān)注
關(guān)注
43文章
5534瀏覽量
165697 -
2nm
+關(guān)注
關(guān)注
1文章
200瀏覽量
4466
發(fā)布評論請先 登錄
相關(guān)推薦
評論