相位噪聲的概念、關(guān)鍵指標(biāo)及晶振選擇

很多高頻應(yīng)用，比如鎖相環(huán)、5G應(yīng)用，都離不開時鐘信號。而這些高頻應(yīng)用的相位噪聲往往是一個項目成敗與否的關(guān)鍵因素。本文通過比較理想時鐘信號與實際時鐘信號，講解相位噪聲的概念；然后介紹相位噪聲的兩個關(guān)鍵指標(biāo)——誤差矢量幅度（EVM）與VCO阻塞；最后介紹應(yīng)該如何選擇低相位噪聲晶振。

理想時鐘信號與實際時鐘信號的比較

很多高頻應(yīng)用都離不開時鐘信號，下圖是一個典型的時鐘信號的下降沿。理想中的時鐘信號如下圖紅線所示，而實際的時鐘信號如下圖紫色線條所示。

圖1：典型的時鐘信號的下降沿（圖片來源：ADI） 同樣對于正弦波來說，理想的正弦波在頻率下對應(yīng)一個頻率信號，如下圖紅線所示。而實際由于噪聲和雜散頻率的存在，正弦波在頻域圖像如下圖右邊藍(lán)線所示。

圖2：典型正弦波信號（圖片來源：ADI）

通常為了正確測量相位噪聲，我們常會用到的兩種儀器：

頻譜分析儀：用于測量信號的頻域圖

示波器：用于測量信號的時域圖

相位噪聲的概念

我們以鎖相環(huán)PLL的LO（本振頻率）輸出為例，來看看相位噪聲的概念。相位噪聲是指當(dāng)信號到達(dá)系統(tǒng)接收端時，由于意外超前或滯后而產(chǎn)生的噪聲。 理想的LO輸出，是沒有噪聲或額外雜散頻率的。

圖3：理想LO輸出（圖片來源：ADI）

但在實際應(yīng)用中，相位噪聲像裙擺一樣出現(xiàn)在載波邊緣，如下圖所示。

圖4：實際LO輸出（圖片來源：ADI）

我們可以將相位噪聲數(shù)據(jù)繪制到相對RF載波的頻率偏差中。

圖5：相位噪聲繪圖方法（圖片來源：ADI）

除了單邊帶相位噪聲，對于通信系統(tǒng)，從PLL角度來看，誤差向量幅度（EVM）和VCO阻塞也經(jīng)常被使用。

誤差向量幅度（EVM）

誤差向量幅度（EVM），定義為誤差矢量信號平均功率的均方根值與理想信號平均功率的均方根值之比，并以百分比的形式表示。EVM越小，信號質(zhì)量越好。這個指標(biāo)能全面衡量調(diào)制信號的幅度誤差和相位誤差。EVM可被認(rèn)為是理想調(diào)制信號相對于理想點的性能降幅百分比。

圖6：可視化相位誤差（圖片來源：ADI）

使用信號分析儀可以有效測量EVM、積分相位噪聲、均方根相位誤差和抖動等。

VCO阻塞

對于5G應(yīng)用來說，VCO阻塞規(guī)范在需要考慮存在強發(fā)射的蜂窩系統(tǒng)中非常重要。如果接收器信號很弱，并且VCO噪聲太高，那么附近的發(fā)射器信號可能會向下混頻，淹沒目標(biāo)信號。

圖7：VCO噪聲阻塞（圖片來源：ADI）

上圖演示了如果接收器VCO噪聲很高，附近的發(fā)射器（相距800kHz）以-25dBm功率發(fā)射時，是如何淹沒-101dBm目標(biāo)信號的。這些規(guī)范構(gòu)成無線通信標(biāo)準(zhǔn)的一部分。阻塞規(guī)范直接影響VCO的性能要求。

低相位噪聲晶振

在高頻設(shè)計中，我們所采用的晶振主要是石英晶振。一些外界因素（比如溫度），會影響晶振的穩(wěn)定。Digi-Key網(wǎng)站提供詳細(xì)的晶振參數(shù)供大家篩選（詳見Digi-Key晶振），而對于相位噪聲這個性能指標(biāo)的篩選，大家可以關(guān)注“頻率穩(wěn)定性”這個參數(shù)。

圖8：Digi-Key晶振選型頁面中的“頻率穩(wěn)定性”參數(shù)

另外，晶振類型也是一個很重要的因素，如下圖所示：

圖9：Digi-Key晶振選型頁面中的“類型”參數(shù)

以下是我們對常見晶振類型特性的總結(jié)：

如需了解晶振相關(guān)的內(nèi)容，可以點擊查看下面這個帖子——電子元器件選型基礎(chǔ)-晶振。

本文小結(jié)

從噪聲角度來講，信號鏈的目標(biāo)就是使振蕩器相位噪聲曲線的劣化程度最小化。因此在這些高性能系統(tǒng)中，對于晶振的要求也更高。所以為目標(biāo)應(yīng)用選擇合適的晶振，可以讓設(shè)計事半功倍。
審核編輯：湯梓紅