0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

JESD204B調(diào)試筆記(實(shí)用版)

潘文明 ? 來源:明德?lián)P吳老師 ? 作者:明德?lián)P吳老師 ? 2022-07-16 09:29 ? 次閱讀

進(jìn)行工程的功能調(diào)試時,對AD9144,AD9516進(jìn)行參數(shù)配置是非常重要且必不可少的,這過程中遇到了以下問題。

一、問題1

在我們使用上位機(jī)軟件進(jìn)行配置時發(fā)現(xiàn)上位機(jī)的log記錄中有寫入?yún)?shù)而無讀出參數(shù),這個問題有兩種可能性,一是參數(shù)沒有寫入進(jìn)去所以讀出來的參數(shù)都是0,二是寫進(jìn)去了但是在讀參數(shù)時出錯了。

如圖所示:

poYBAGLSErqABl2dAAA-iXs8Zbs085.png

對此我們懷疑是否是網(wǎng)路通信有問題,檢查發(fā)現(xiàn)PC與FPGA連接的網(wǎng)口千兆網(wǎng)指燈

沒有亮百兆網(wǎng)卻亮了。

pYYBAGLSEsiAd2oEAABJ5qNS3Ks179.png

檢查網(wǎng)絡(luò)配置發(fā)現(xiàn)網(wǎng)絡(luò)的連接速度只有百兆網(wǎng)選項(xiàng),無法使用千兆網(wǎng)傳輸,也就是電腦不支持千兆網(wǎng)絡(luò)。

poYBAGLSEtWAEbAEAAA_Abkph9g775.png

解決方法有兩種,一是重新更換電腦主機(jī),二是重新更改程序?qū)⑵湓O(shè)置為百兆網(wǎng)傳輸。

此次我們選擇方法一,更換PC主機(jī)后重新測試發(fā)現(xiàn)AD9144,AD9516配置可以正常讀寫,

故此次問題原因是PC與FPGA網(wǎng)絡(luò)接口不匹配所致。

二、問題2

在進(jìn)行AD9144,AD9516寄存器配置后,下載bit流文件到FPGA后,用示波器觀察AD9144輸出信號,發(fā)現(xiàn)無波形輸出,用Vivado抓取信號觀察,發(fā)現(xiàn)sync和tx_tready信號始終為低沒有拉高,也就是說明AD9144與jesd204b沒有同步上。

同步不上的原因有多種,大致可分為硬件問題、時鐘關(guān)系問題、寄存器配置問題,先暫將硬件問題排除。

對時鐘關(guān)系進(jìn)行分析,發(fā)現(xiàn)時鐘理論數(shù)值計算結(jié)果沒有錯誤,詳細(xì)的分析步驟請自行查看《時鐘關(guān)系說明》。

依據(jù)時鐘關(guān)系理論值檢查JESD204B的IP核設(shè)置,未發(fā)現(xiàn)錯誤。

用示波器檢查FPGA輸送給AD9516的分頻時鐘發(fā)現(xiàn)無法偵測到,檢查原理圖后定位到對應(yīng)的引腳,發(fā)現(xiàn)FPGA輸送過來的時鐘過大超頻了,使得示波器也無法偵測到信號,通過查找AD9516的操作手順發(fā)現(xiàn)其用來分頻的源時鐘最大值為250MHZ,后將AD9516源時鐘設(shè)置為250MHZ,用示波器也能正常測試到。

250MHZ時鐘源:

poYBAGLSEuyAfLImAABuhJSScRc076.png

對程序內(nèi)的時鐘進(jìn)行分析發(fā)現(xiàn)數(shù)據(jù)產(chǎn)生模塊的使用的時鐘為62.5MHZ,而用來驅(qū)動JESD204B模塊的時鐘為device_clock=125MHZ,因?yàn)閿?shù)據(jù)產(chǎn)生和數(shù)據(jù)傳遞是同步,所以時鐘不匹配,將62.5MHZ改為125MHZ。

對照J(rèn)ESD204B的IP核手順提供的寄存器配置數(shù)據(jù),未發(fā)現(xiàn)有錯誤。

JESD204B的IP核參數(shù):

poYBAGLSEviAF3gFAAEG6Dv_30o869.png

查看AD9144寄存器配置手冊,找到AD9144同步信號指示0X470,0X471,0X472,0X473

其分別代表代碼組同步信號既同步K碼,幀同步信號校驗(yàn)核檢查標(biāo)志,初始通道同步信號。

然后再次通過上位機(jī)配置觀察配置過程發(fā)現(xiàn)其他寄存器值都可以正常讀寫,而這4個寄存器讀出值為0,也就是說明硬件無問題,極有可能是寄存器配置方面出錯了。

同步指示寄存器:

pYYBAGLSEwWAUBvGAAH1iA6hy0o999.png

查閱AD9144,AD9516手冊發(fā)現(xiàn)AD9516的寄存器0X232的寫入值應(yīng)該為1,但是AD9516的配置軟件給出的參考值為0,因而更改寄存器值后能夠成功配置。

寄存器配置:

pYYBAGLSExCAFUKZAABacEsfa-A116.png

成功配置后如下圖所示:

poYBAGLSExuAETV2AABbgOtlC4Y866.png

三、問題3

解決配置問題后,進(jìn)行測試用vivado的觀測sync,tx_tready信號發(fā)現(xiàn)信號已經(jīng)拉高,并且tx_data有數(shù)值,說明AD9144與JESD204B已經(jīng)完成同步了。

同步完成后的信號:

poYBAGLSEyaAEjFWAAB6Tiz23zQ493.png

但是在用示波器觀察AD9144的模擬波形時發(fā)現(xiàn)波形與預(yù)期的有偏差,查閱AD9144和JESD204B的手順并結(jié)合vivado的vio功能來在線調(diào)試數(shù)據(jù),發(fā)現(xiàn)其數(shù)模轉(zhuǎn)換的方式是以16進(jìn)制的補(bǔ)碼相對應(yīng),后重新調(diào)整數(shù)據(jù)后,輸出波形與預(yù)期一致,完成調(diào)試。

異常波形(125MHZ):

pYYBAGLSFD6AEyrHAAB6lkez81I070.png

正常波形(31.25MHZ):

pYYBAGLSFF6ANc7hAACEZrWhQac714.png

以上就是調(diào)試過程中遇到的問題,這里總結(jié)出來與大家分享,歡迎在評論中互相討論。

審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 調(diào)試
    +關(guān)注

    關(guān)注

    7

    文章

    571

    瀏覽量

    33878
  • AD9516
    +關(guān)注

    關(guān)注

    0

    文章

    6

    瀏覽量

    7820
  • JESD204B
    +關(guān)注

    關(guān)注

    5

    文章

    74

    瀏覽量

    19092
  • ad9144
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    1897
收藏 人收藏

    評論

    相關(guān)推薦

    JESD204B的系統(tǒng)級優(yōu)勢

    作者:Sureena Gupta如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計,沒準(zhǔn)聽說過新術(shù)語“JESD204B”。我在工作中看到過很多工程師詢問有關(guān) JESD204B 接口的信息以及它如何同
    發(fā)表于 09-18 11:29

    JESD204B生存指南

    JESD204B生存指南
    發(fā)表于 05-28 12:08

    JESD204B串行接口時鐘的優(yōu)勢

    摘要 隨著數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率越來越高,JESD204B 串行接口已經(jīng)越來越多地廣泛用在數(shù)模轉(zhuǎn)換器上,其對器件時鐘和同步時鐘之間的時序關(guān)系有著嚴(yán)格需求。本文就重點(diǎn)講解了JESD204B 數(shù)模轉(zhuǎn)換器
    發(fā)表于 06-19 05:00

    JESD204B是什么工作原理?控制字符是什么?

    JESD204B的工作原理JESD204B的控制字符
    發(fā)表于 04-06 06:01

    如何讓JESD204B在FPGA上工作?FPGA對于JESD204B需要多少速度?

    的模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)支持最新的JESD204B串行接口標(biāo)準(zhǔn),出現(xiàn)了FPGA與這些模擬產(chǎn)品的最佳接口方式問題。FPGA一直支持千兆串行/解串(SERDES)收發(fā)器。然而在過去,大多數(shù)ADC
    發(fā)表于 04-06 09:46

    JESD204B協(xié)議有什么特點(diǎn)?

    在使用最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計系統(tǒng)時,我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與 FPGA 通信。那么在解決 ADC 至 FPGA
    發(fā)表于 04-06 06:53

    如何去實(shí)現(xiàn)JESD204B時鐘?

    JESD204B數(shù)模轉(zhuǎn)換器的時鐘規(guī)范是什么?JESD204B數(shù)模轉(zhuǎn)換器有哪些優(yōu)勢?如何去實(shí)現(xiàn)JESD204B時鐘?
    發(fā)表于 05-18 06:06

    JESD204B協(xié)議介紹

    在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計系統(tǒng)時,我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與 FPGA 通信。此外,我還在 E2E 上的該
    發(fā)表于 11-21 07:02

    JESD204B的優(yōu)勢

    如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計,沒準(zhǔn)聽說過新術(shù)語“JESD204B”。我在工作中看到過很多工程師詢問有關(guān) JESD204B 接口的信息以及它如何同 FPGA 協(xié)作。他們特別感興趣
    發(fā)表于 11-23 06:35

    JESD204B SystemC module 設(shè)計簡介(一)

    本設(shè)計致力于用SystemC語言建立JESD024B的協(xié)議標(biāo)準(zhǔn)模型,描述JESD204B的所有行為,并且能夠保證用戶可以通過該JESD204B的SystemC庫,進(jìn)行JESD204B
    發(fā)表于 11-17 09:36 ?3223次閱讀
    <b class='flag-5'>JESD204B</b> SystemC module 設(shè)計簡介(一)

    JESD204B標(biāo)準(zhǔn)及演進(jìn)歷程

    在從事高速數(shù)據(jù)擷取設(shè)計時使用FPGA的人大概都聽過新JEDEC標(biāo)準(zhǔn)「JESD204B」的名號。近期許多工程師均聯(lián)絡(luò)德州儀器,希望進(jìn)一步了解 JESD204B 接口,包括與FPGA如何互動、JESD204B如何讓他們的設(shè)計更容易執(zhí)
    發(fā)表于 11-18 02:57 ?1.4w次閱讀

    如何構(gòu)建您的JESD204B 鏈路

    如何構(gòu)建您的JESD204B 鏈路
    發(fā)表于 11-04 09:52 ?3次下載
    如何構(gòu)建您的<b class='flag-5'>JESD204B</b> 鏈路

    理解JESD204B協(xié)議

    理解JESD204B協(xié)議
    發(fā)表于 11-04 09:52 ?4次下載
    理解<b class='flag-5'>JESD204B</b>協(xié)議

    JESD204B:適合您嗎?

    JESD204B:適合您嗎?
    發(fā)表于 11-07 08:07 ?0次下載
    <b class='flag-5'>JESD204B</b>:適合您嗎?

    JESD204B鏈路中斷時的基本調(diào)試技巧

    本文旨在提供發(fā)生 JESD204B 鏈路中斷情況下的調(diào)試技巧簡介
    的頭像 發(fā)表于 07-10 16:32 ?1594次閱讀
    <b class='flag-5'>JESD204B</b>鏈路中斷時的基本<b class='flag-5'>調(diào)試</b>技巧