采集電壓AD值時(shí)，電壓有規(guī)律波動怎么解決

接地沒做好，電壓產(chǎn)生波動，頻率為50hz，采集部分做好接地線，做好電磁隔離

在嵌入式采集AD中由于操作不正當(dāng)，或者外界電磁干擾總有可能導(dǎo)致電壓產(chǎn)生有規(guī)律的波動，實(shí)際上在這種情況下，對與期間來說是有一定的傷害的

混合信號芯片內(nèi)部一般會將數(shù)字電源和模擬電源分開，減小數(shù)字噪聲耦合到模擬部分。但是內(nèi)部的引線、封裝引腳難免會有電感LP和電阻RP，它們之間又無法避免存在寄生電容CSTRAY，快速變化的數(shù)字電流會在B點(diǎn)產(chǎn)生電壓，然后通過CSTRAY耦合至A點(diǎn)。

但是這不需要我們考慮，因?yàn)?a target="_blank">IC工程師在設(shè)計(jì)芯片的時(shí)候肯定考慮了它們的影響，保證芯片能夠正常工作并且性能符合數(shù)據(jù)手冊的指標(biāo)（插一句話，經(jīng)驗(yàn)告訴我當(dāng)電路指標(biāo)沒有達(dá)到我們設(shè)計(jì)預(yù)期的時(shí)候，不要去懷疑芯片的數(shù)值虛表，一般都是我們電路布局問題或者一些設(shè)計(jì)問題）。而我們的工作是設(shè)計(jì)能讓這個(gè)芯片發(fā)揮它性能的環(huán)境。

假設(shè)我們將芯片的AGND連接至我們系統(tǒng)的模擬地，DGND連接至系統(tǒng)的數(shù)字地，由于數(shù)字地存在比較豐富的噪聲VNOISE，那么這個(gè)VNOISE就會在B點(diǎn)出現(xiàn)，并且經(jīng)過寄生電容CSTRAY耦合至A點(diǎn)，從而影響模擬部分。

將AGND和DGND都連接至模擬地，并且保證它們之間的低阻抗，這樣可以減少AGND和DGND的噪聲通過寄生電容CSTRAY耦合，外部電路建議芯片的供電引腳VA和VD之間添加磁珠，靠近電源引腳放置去耦電容，根據(jù)實(shí)際分析有必要的話與緩沖器之間增加電阻可以減少數(shù)字電路產(chǎn)生的瞬間電流從而減小B點(diǎn)產(chǎn)生的電壓等。

因此做好AD采集的外殼接地工作非常重要。

審核編輯：湯梓紅