AI技術(shù)如何賦能芯片驗(yàn)證

芯片驗(yàn)證和調(diào)試，可以說是芯片開發(fā)中最具挑戰(zhàn)性的環(huán)節(jié)，通常需要耗費(fèi)開發(fā)者們大量的時(shí)間和精力。

多年來，研究表明，每一代芯片上用于驗(yàn)證階段的時(shí)間和資源占比均呈現(xiàn)不斷增加的態(tài)勢(shì)?？傮w而言，驗(yàn)證階段工作的增長(zhǎng)速度超過了芯片開發(fā)項(xiàng)目的其他階段。團(tuán)隊(duì)要求芯片驗(yàn)證能夠以更少的時(shí)間和資源來實(shí)現(xiàn)更好的結(jié)果。也就是說，驗(yàn)證工具和技術(shù)不僅要緊跟市場(chǎng)需求，同時(shí)還要考慮三個(gè)維度：設(shè)計(jì)質(zhì)量(QoR)、結(jié)果完成時(shí)間(TTR)、實(shí)現(xiàn)成本(CoR)。

基于機(jī)器學(xué)習(xí)(ML)的人工智能(AI)技術(shù)可以顯著改善芯片驗(yàn)證的這三個(gè)維度要求，所以說，AI是芯片驗(yàn)證升級(jí)過程中不可或缺的關(guān)鍵技術(shù)。

將AI技術(shù)用于

靜態(tài)驗(yàn)證和形式驗(yàn)證

在了解AI技術(shù)如何賦能芯片驗(yàn)證之前，先來看看一個(gè)典型的芯片驗(yàn)證流程是怎樣的：

首先，在開發(fā)者編寫寄存器傳輸級(jí)(RTL)代碼之前，架構(gòu)團(tuán)隊(duì)會(huì)構(gòu)建芯片的虛擬模型并分析系統(tǒng)性能。待做出關(guān)鍵決策后，設(shè)計(jì)團(tuán)隊(duì)將開發(fā)RTL模型，并通過使用具有強(qiáng)大語(yǔ)言校驗(yàn)功能的集成開發(fā)環(huán)境(IDE)來捕獲編碼錯(cuò)誤，并進(jìn)行修復(fù)。

修復(fù)校驗(yàn)錯(cuò)誤后，開發(fā)者將運(yùn)行靜態(tài)驗(yàn)證工具來檢測(cè)設(shè)計(jì)中的結(jié)構(gòu)錯(cuò)誤。

之后，開發(fā)者們通過形式驗(yàn)證所提供的更深入的分析，嘗試證明RTL設(shè)計(jì)的關(guān)鍵屬性。這些工具可由開發(fā)者運(yùn)行，也可以與形式化驗(yàn)證專家合作完成。

與此同時(shí)，驗(yàn)證團(tuán)隊(duì)通常會(huì)利用現(xiàn)有的驗(yàn)證IP(VIP)開發(fā)測(cè)試平臺(tái)和模型，運(yùn)行一系列測(cè)試以實(shí)現(xiàn)驗(yàn)證計(jì)劃的目標(biāo)。此類測(cè)試主要在仿真環(huán)境中運(yùn)行，但近年來使用硬件加速平臺(tái)也變得越來越普遍。

覆蓋率指標(biāo)是衡量驗(yàn)證進(jìn)度的主要方法。覆蓋率收斂是一個(gè)高度迭代的過程，這往往也是驗(yàn)證計(jì)劃中最耗時(shí)的部分。

▲ 芯片驗(yàn)證流程的高維度視圖

在靜態(tài)驗(yàn)證過程中，一個(gè)錯(cuò)誤就可能會(huì)導(dǎo)致數(shù)百甚至數(shù)千個(gè)違例的出現(xiàn)，對(duì)開發(fā)者來說是件非常頭大的事情。在這一過程中引入AI/ML是非常有用的，AI/ML可以根據(jù)相似的特征將違例進(jìn)行自動(dòng)歸類，在此基礎(chǔ)上，開發(fā)者還可利用根本原因分析(RCA)專門識(shí)別和修復(fù)每個(gè)群組中的某一個(gè)違例行為，進(jìn)而解決相應(yīng)群組中的其余違規(guī)行為，這種自動(dòng)化可以將調(diào)試效率提高10倍。新思科技用于靜態(tài)驗(yàn)證的VC SpyGlass平臺(tái)和用于特定低功耗靜態(tài)驗(yàn)證的VC LP就包含了這項(xiàng)AI技術(shù)。

形式驗(yàn)證是檢測(cè)設(shè)計(jì)過程中深層錯(cuò)誤最有效的方法，這些錯(cuò)誤在仿真測(cè)試中很可能會(huì)遺漏。為了做到全面檢測(cè)，形式驗(yàn)證使用了大量強(qiáng)大的引擎來來對(duì)驗(yàn)證過程中所需要的成千上萬的設(shè)計(jì)屬性進(jìn)行證明。因此最大限度地提高引擎性能，對(duì)于確保形式驗(yàn)證的效率至關(guān)重要。

新思科技VC Formal 是業(yè)內(nèi)首個(gè)在引擎編排、回歸和調(diào)試中利用ML技術(shù)的形式化驗(yàn)證工具。引擎編排旨在將引擎與屬性正確配對(duì)，在物理計(jì)算資源和時(shí)間的限制下實(shí)現(xiàn)最短運(yùn)行時(shí)間和最佳收斂效果。VC Formal在處理每個(gè)屬性時(shí)均采用即時(shí)強(qiáng)化學(xué)習(xí)法，同時(shí)學(xué)習(xí)有效和無效內(nèi)容，以指導(dǎo)下一組操作的編排，這一功能稱為“智能策略選擇”。此外，針對(duì)每個(gè)屬性所做的決定會(huì)在運(yùn)行結(jié)束時(shí)保存到數(shù)據(jù)庫(kù)中，以便利用之前的學(xué)習(xí)成果優(yōu)化后續(xù)運(yùn)行結(jié)果，這個(gè)叫做“回歸模式加速器”(RMA)。

基準(zhǔn)數(shù)據(jù)顯示，此類ML技術(shù)可將速度提升10倍以上，帶來額外的收斂效果，在降低TTR和COR的同時(shí)提高QOR。

▲ 利用RMA加快屬性收斂

將AI技術(shù)用于

仿真和調(diào)試

仿真是芯片驗(yàn)證的核心，仿真類錯(cuò)誤約占錯(cuò)誤發(fā)現(xiàn)總數(shù)的65%。

有時(shí)，為修復(fù)錯(cuò)誤而對(duì)設(shè)計(jì)所做的更改可能無法正常工作或引入了新的問題，因此頻繁的回歸對(duì)于快速檢測(cè)問題并保持項(xiàng)目的正常進(jìn)行至關(guān)重要。

仿真和回歸性能存在數(shù)個(gè)影響因素，而其中至少兩個(gè)因素可采用AI進(jìn)行改進(jìn)。首先是仿真和回歸運(yùn)行時(shí)的設(shè)置?，F(xiàn)代仿真器有許多選項(xiàng)和開關(guān)，會(huì)對(duì)性能產(chǎn)生重大影響。驗(yàn)證開發(fā)者需要時(shí)間和專業(yè)知識(shí)來優(yōu)化特定設(shè)計(jì)和測(cè)試平臺(tái)的仿真器設(shè)置。而隨著代碼的演進(jìn)，可能需要調(diào)整設(shè)置以保持最佳性能。利用ML來學(xué)習(xí)并維護(hù)仿真器選項(xiàng)和開關(guān)這一自動(dòng)化過程可以極大地提高回歸性能和效率。

新思科技的VCS仿真器中的動(dòng)態(tài)性能優(yōu)化(DPO)技術(shù)就是利用AI來改進(jìn)仿真性能，它使用ML和基于規(guī)則的AI技術(shù)從先前的回歸運(yùn)行中進(jìn)行學(xué)習(xí)，自動(dòng)調(diào)整VCS設(shè)置以獲得最佳性能。這一過程將自動(dòng)完成，無需用戶輸入。與手動(dòng)進(jìn)行仿真器設(shè)置相比，DPO可使仿真運(yùn)行速度提高1.3-2倍。

對(duì)整體回歸性能影響最大的是覆蓋率收斂所需的時(shí)間。以前，驗(yàn)證開發(fā)者會(huì)審查仿真報(bào)告以確定未達(dá)到的覆蓋率，然后修改測(cè)試或編寫新測(cè)試以覆蓋設(shè)計(jì)中的缺失部分。有了受約束的隨機(jī)測(cè)試平臺(tái)，他們通常是修改測(cè)試平臺(tái)的約束條件，以便將自動(dòng)刺激生成集中于未覆蓋的情況，但這仍然需要手動(dòng)完成。重復(fù)已經(jīng)實(shí)現(xiàn)的覆蓋會(huì)浪費(fèi)大量時(shí)間。AI/ML在驗(yàn)證中的另一項(xiàng)應(yīng)用可以改善這一情況，VCS仿真器的智能覆蓋優(yōu)化(ICO)功能可以優(yōu)化受約束的隨機(jī)刺激的統(tǒng)計(jì)質(zhì)量，并提供對(duì)影響覆蓋率的測(cè)試問題的分析結(jié)果。在最近的芯片項(xiàng)目中，ICO已經(jīng)被證明可將覆蓋率的收斂速度提高2-3倍。驗(yàn)證團(tuán)隊(duì)可以在更短的時(shí)間內(nèi)實(shí)現(xiàn)更高的總覆蓋率，從而縮短時(shí)間并節(jié)省資源。

調(diào)試是驗(yàn)證流程的最后一步，它與仿真是同時(shí)進(jìn)行的。在項(xiàng)目期間會(huì)運(yùn)行無數(shù)次仿真回歸。每次回歸失敗時(shí)，驗(yàn)證團(tuán)隊(duì)都必須檢查報(bào)告并調(diào)試失敗的原因。RTL和測(cè)試平臺(tái)代碼會(huì)隨著錯(cuò)誤的修復(fù)以及新功能的添加和測(cè)試而不斷變化，回歸失敗已是家常便飯。但手動(dòng)處理日常的回歸失敗給驗(yàn)證工程資源造成了巨大負(fù)擔(dān)。如今，AI/ML技術(shù)可以助力解決這一問題。盡管仿真測(cè)試失敗的原因通常比靜態(tài)違規(guī)行為要復(fù)雜得多，但自動(dòng)RCA的原則仍然適用。

新思科技的Verdi自動(dòng)調(diào)試系統(tǒng)中的回歸調(diào)試自動(dòng)化(RDA)功能可根據(jù)故障特征自動(dòng)將故障分類，比如故障是來自設(shè)計(jì)還是測(cè)試平臺(tái)，然后這些故障會(huì)被自動(dòng)分箱，再通過RCA找出具體分類中故障的原因。RDA技術(shù)可以將整體調(diào)試效率提高2倍。

▲ 新思科技驗(yàn)證流程采用AI/ML技術(shù)帶來的優(yōu)勢(shì)

下載白皮書

借助AI實(shí)現(xiàn)更快更好更高效的驗(yàn)證

AI和ML技術(shù)在芯片設(shè)計(jì)和驗(yàn)證流程中的應(yīng)用與日俱增。單就驗(yàn)證而言，AI/ML可以加速靜態(tài)驗(yàn)證的故障分析，提升形式化驗(yàn)證的性能，提高仿真效率，加速覆蓋率收斂，快速輕松地完成仿真調(diào)試。圖9總結(jié)了流程改進(jìn)為驗(yàn)證團(tuán)隊(duì)和整個(gè)芯片項(xiàng)目帶來的好處。新思科技的解決方案通過提供更好的QOR、更快的TTR和更省的COR來實(shí)現(xiàn)驗(yàn)證團(tuán)隊(duì)的目標(biāo)并解決其所面臨的主要挑戰(zhàn)。如今，強(qiáng)大而靈活的AI/ML技術(shù)已多點(diǎn)開花，改進(jìn)驗(yàn)證流程的多個(gè)方面。

新思科技發(fā)布芯片驗(yàn)證白皮書《借助AI實(shí)現(xiàn)更快、更好、更高效的驗(yàn)證》，更加詳細(xì)的闡述了本文中提到的種種驗(yàn)證挑戰(zhàn)，以及AI技術(shù)帶來的改變，和新思科技EDA解決方案中一些具體功能。

審核編輯：湯梓紅