0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何建立Vivado工程以及硬件配置

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-08-01 11:53 ? 次閱讀

在ZYNQ上移植UCOSIII

版本:Vivado2018.3

UCOS對(duì)Xilinx SDK適配的版本:Version1.45

注意:目前這個(gè)是Micrium官網(wǎng)的最新版本,該版本支持Vivado2019.1。但測(cè)試使用的是Vivado2018.3。

先看官網(wǎng)提供的庫(kù):

DesktopMicrium_Xilinx_Repo_1_45ucos_v1_45

將Micrium_Xilinx_Repo_1_45解壓到一個(gè)固定位置(無(wú)中文路徑的固定位置)

ucos_v1_45下面有三個(gè)文件夾,如圖:

10105836-1147-11ed-ba43-dac502259ad0.png

這三個(gè)文件夾都需要,但在SDK中僅需要定位到ucos目錄下(待會(huì)會(huì)上圖)

教程

在Vivado上配置好硬件信息,因?yàn)榇蠹矣玫陌遄硬灰粯樱枰渲玫挠布畔⒁膊灰粯?,就不給大家工程了。

一、新建Vivado工程

建立好工程,新建BlockDesign,添加IP(搜索ZYNQ),根據(jù)自己板子配置各種信息,導(dǎo)出硬件信息。

二、配置SDK

加載SDK,點(diǎn)擊Xilinx然后點(diǎn)擊Repositories進(jìn)入如下界面

101d11b6-1147-11ed-ba43-dac502259ad0.png

在LocalRepositories下選擇new定位下載的庫(kù)到ucos_v1_45ucos(你自己放文件的位置)但ucos_v1_45下的其它兩個(gè)文件夾不要?jiǎng)h除。

三、新建Application

選擇FilenewApplication進(jìn)入如下界面

102ed432-1147-11ed-ba43-dac502259ad0.png

填好工程名字,在OS Platform 選擇ucos,點(diǎn)擊next進(jìn)入Templates頁(yè)面

1042836a-1147-11ed-ba43-dac502259ad0.png

點(diǎn)擊頁(yè)面中的Hello Word測(cè)試模板,點(diǎn)擊Finish,編譯即可。

這個(gè)教程是經(jīng)過測(cè)試的,因?yàn)橛布脚_(tái)不一致,給大家工程的意義不大,所以就不給了,這里僅給壓縮的UCOS文件。

如果是新手不會(huì)自己建立Vivado工程以及硬件配置,可以參考市面上的ZYNQ教程,都很詳細(xì)。使用他們ARM側(cè)的裸機(jī)Hello Word教程,Vivado側(cè)不用改,到SDK側(cè)再按照我給的教程。祝大家使用UCOS順利!

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 硬件
    +關(guān)注

    關(guān)注

    11

    文章

    3112

    瀏覽量

    65848
  • Zynq
    +關(guān)注

    關(guān)注

    9

    文章

    604

    瀏覽量

    47012
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    797

    瀏覽量

    65854

原文標(biāo)題:UCOSIII在ZYNQ上教程

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    InRouter與Juniper SRX如何建立IPSec隧道配置?

    隧道預(yù)共享密鑰。 由于4G路由器為動(dòng)態(tài)IP,所以在建立SA時(shí)每臺(tái)路由器需要配置FQDN,在防火墻的配置是Hostname。Hostname是自己定義的一串字符,下圖為例第一臺(tái)路由器
    發(fā)表于 07-25 07:32

    下位機(jī)硬件選型與配置研究

    在工業(yè)自動(dòng)化、嵌入式系統(tǒng)以及物聯(lián)網(wǎng)等領(lǐng)域,下位機(jī)作為系統(tǒng)的執(zhí)行單元,其硬件的選型與配置直接關(guān)系到整個(gè)系統(tǒng)的性能、穩(wěn)定性和可靠性。因此,合理的下位機(jī)硬件選型與
    的頭像 發(fā)表于 06-28 16:57 ?375次閱讀

    ABB變頻器的硬件配置詳解

      ABB變頻器作為工業(yè)自動(dòng)化領(lǐng)域的核心設(shè)備之一,其硬件配置對(duì)于實(shí)現(xiàn)高效、穩(wěn)定的電機(jī)控制至關(guān)重要。本文將詳細(xì)介紹ABB變頻器的硬件配置,包括其主要組成部分、功能特點(diǎn)、
    的頭像 發(fā)表于 06-19 15:31 ?590次閱讀

    如何在AMD Vivado? Design Tool中用工程模式使用DFX流程?

    本文介紹了在 AMD Vivado? Design Tool 中用工程模式使用 DFX 流程以及需要注意的地方。在使用 DFX 工程模式的過程中要把具體步驟映射到相應(yīng)的 DFX 非
    的頭像 發(fā)表于 04-17 09:28 ?514次閱讀
    如何在AMD <b class='flag-5'>Vivado</b>? Design Tool中用<b class='flag-5'>工程</b>模式使用DFX流程?

    深入探索Vivado工程模式FPGA設(shè)計(jì)流程

    在設(shè)計(jì)過程的每個(gè)階段,設(shè)計(jì)者均可以打開Vivado集成開發(fā)環(huán)境,對(duì)存儲(chǔ)器中保存的當(dāng)前設(shè)計(jì)進(jìn)行分析和操作。
    發(fā)表于 04-03 09:36 ?621次閱讀
    深入探索<b class='flag-5'>Vivado</b>非<b class='flag-5'>工程</b>模式FPGA設(shè)計(jì)流程

    NUCLEO-U575ZI-Q開發(fā)板如何在keil5上建立工程,以及能否使用標(biāo)準(zhǔn)庫(kù)?

    NUCLEO-U575ZI-Q開發(fā)板,如何在keil5上建立工程,以及能否使用標(biāo)準(zhǔn)庫(kù)(不能的情況下如何解決)
    發(fā)表于 03-19 06:42

    如何禁止vivado自動(dòng)生成 bufg

    操作: 打開Vivado工程,并進(jìn)入項(xiàng)目導(dǎo)航器窗口。 選擇下方的"IP"選項(xiàng)卡,展開"Clocking"選項(xiàng)。在這
    的頭像 發(fā)表于 01-05 14:31 ?1453次閱讀

    【先楫HPM5361EVK開發(fā)板試用體驗(yàn)】-06-如何自己建立一個(gè)工程

    如果需要自己做工程開發(fā)的時(shí)候,其實(shí)最好還是自己建立工程,自己建立工程,對(duì)于工程的整體結(jié)構(gòu)
    發(fā)表于 12-24 13:54

    vivado軟件的安裝教程以及license

    vivado軟件的安裝教程以及license
    發(fā)表于 12-21 19:50

    FPGA實(shí)現(xiàn)基于Vivado的BRAM IP核的使用

    Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP核,比如數(shù)學(xué)類的IP核,數(shù)字信號(hào)處理使用的IP核,以及存儲(chǔ)類的IP核,本篇文章主要介紹BRAM IP核的使用。 BRAM是FPGA
    的頭像 發(fā)表于 12-05 15:05 ?1257次閱讀

    FPGA器件幾個(gè)比較常用的配置配置約束

    Xilinx Vivado工具的配置約束隱藏得比較深,如圖1所示,在進(jìn)入配置頁(yè)面前,首先需要點(diǎn)擊PROGRAM AND DEBUG->Generate Bitstream執(zhí)行工程的全編
    發(fā)表于 12-02 12:19 ?630次閱讀
    FPGA器件幾個(gè)比較常用的<b class='flag-5'>配置</b><b class='flag-5'>配置</b>約束

    如何創(chuàng)建硬件在環(huán)工程

    我們很多時(shí)候使用的STM32單片機(jī)型號(hào)無(wú)法與官方硬件支持包自帶的型號(hào)一一對(duì)應(yīng)上,而matlab 2021b版至最新版本可以支持 F4xx系列單片機(jī)+CubeMX自定義型號(hào)配置使用,本篇以“STM32F407VGT6”型號(hào)為例如何創(chuàng)建硬件
    的頭像 發(fā)表于 11-30 15:39 ?539次閱讀
    如何創(chuàng)建<b class='flag-5'>硬件</b>在環(huán)<b class='flag-5'>工程</b>

    Vivado2018版本中Modelsim的配置

    Vivado自帶的仿真工具在一些基本功能的仿真測(cè)試時(shí)是可以滿足的,但如果你的工程較為龐大,那么自帶的仿真工具將有些勉強(qiáng),除了在數(shù)據(jù)輸出方面的卡頓,在仿真速度上也可能無(wú)法接受,這里可以借助第三方仿真工具進(jìn)行工程仿真測(cè)試,
    的頭像 發(fā)表于 11-08 14:47 ?1498次閱讀
    <b class='flag-5'>Vivado</b>2018版本中Modelsim的<b class='flag-5'>配置</b>

    Vivado Design Suite 用戶指南:編程和調(diào)試

    Vivado Design Suite 用戶指南:編程和調(diào)試》 文檔涵蓋了以下設(shè)計(jì)進(jìn)程: 硬件、IP 和平臺(tái)開發(fā) : 為硬件平臺(tái)創(chuàng)建 PL IP 塊、創(chuàng)建 PL 內(nèi)核、功能仿真以及評(píng)
    的頭像 發(fā)表于 10-25 16:15 ?742次閱讀
    <b class='flag-5'>Vivado</b> Design Suite 用戶指南:編程和調(diào)試

    【KV260視覺入門套件試用體驗(yàn)】 硬件加速之—使用PL加速FFT運(yùn)算(Vivado

    三、硬件加速之—使用PL加速FFT運(yùn)算(Vivado) 前四期測(cè)評(píng)計(jì)劃: 一、開箱報(bào)告,KV260通過網(wǎng)線共享PC網(wǎng)絡(luò) 二、Zynq超強(qiáng)輔助-PYNQ配置,并使用XVC(Xilinx Virtual
    發(fā)表于 10-02 22:03