如何消除SiC MOSFET——柵極電路設(shè)計中的錯誤及其對穩(wěn)健性的影響

各種拓撲結(jié)構(gòu)中 SiC MOSFET 的出現(xiàn)帶來了巨大的性能和效率改進。但是，如果使用不當(dāng)，工程師很快就會發(fā)現(xiàn)自己對設(shè)備故障感到沮喪。與客戶的看法形成鮮明對比，這些故障通常不是 SiC MOSFET 技術(shù)的內(nèi)在弱點，而是圍繞柵極環(huán)路的設(shè)計選擇。尤其是對高端和低端器件之間的開啟交互缺乏關(guān)注可能會導(dǎo)致由錯誤的電路選擇引發(fā)的災(zāi)難性故障。在本文中，我們展示了在柵極電路環(huán)路中使用柵極源極電容器的經(jīng)典阻尼效果是 SiC MOSFET 柵極的巨大危險和經(jīng)常隱藏的殺手。這種抑制門上振蕩的做法，為了改善開關(guān)瞬變實際上會導(dǎo)致柵極上的重應(yīng)力。通過測量不容易看到這種應(yīng)力，因為它們發(fā)生在內(nèi)部柵極節(jié)點而不是外部可測量節(jié)點上，這要歸功于 CGS，似乎很好地抑制了。此外，我們還討論了必須關(guān)注 SiC MOSFET 體二極管的問題。對 SiC MOSFET 的體二極管存在許多誤解，以至于即使是資深技術(shù)專家有時也認為該體二極管是無反向恢復(fù)的。事實上，我們表明 SiC MOSFET 的體二極管，尤其是平面柵極器件，可能是造成柵極損壞的罪魁禍首。

為什么需要關(guān)注 SiC MOSFET 柵極？盡管具有傳統(tǒng)的 SiO 2柵極氧化物，但該氧化物的性能比傳統(tǒng) Si 基半導(dǎo)體中的經(jīng)典 Si-SiO 2界面更差。這是由于在SiC 的 Si 終止面上生長的 SiO 2界面處的本征缺陷。這使得氧化物更容易受到過電壓和其他電應(yīng)力的影響，相對于基于硅的器件，V GSMax相當(dāng)大。

圖 1 顯示了 SiC MOSFE 的活潑體二極管，小 Q RR和短 t rr可能難以測量，并且經(jīng)常與測試系統(tǒng)寄生電容混淆。然而，在 I RR返回支路中可能出現(xiàn)>40 A/ns 的 di/dt 。這種超快 IRR 事件可以將設(shè)備本身的 V GS拉高超過伏特，并在每個開啟周期中造成嚴重的過應(yīng)力。產(chǎn)生的超調(diào)量與 I RR速度成正比；最終，這種持續(xù)的壓力將導(dǎo)致災(zāi)難性的失敗。

圖 1：反向恢復(fù)電流 SiC MOSFET

除了啟用門上的過應(yīng)力外，禁用的門也會受到影響。如果V GS >V th，I D開始流入禁用設(shè)備。直通電流將導(dǎo)致諧振回路的進一步激勵，并且可能發(fā)生具有直通電流的自持振蕩。如圖 2 所示。

圖2：在碳化硅MOSFET的開關(guān)瞬態(tài)：V DD = 720V，我d = 20A，T c ^ = 175℃，R G ^ =10Ω，C GS = 10nF的

通常，設(shè)計人員會嘗試通過添加外部 C GS電容器來減輕這些振蕩影響（影響見圖 2）。這個電容器可以方便地抑制振蕩，似乎解決了這個問題，或者看起來是這樣。所監(jiān)督的是這樣一個事實，即阻尼和由此產(chǎn)生的干凈的示波器圖像類似于真實門外的事件，設(shè)計師在現(xiàn)實中所做的事情正在惡化對真實門的影響。外部 C GS建立了一個額外的諧振槽，并惡化了快速 I RR瞬變（回彈）對柵極的影響。使用物理的、可擴展的 SPICE 模型，人們可以研究這些難以探測的效應(yīng)，并且很快就會注意到 C GS電容器。圖 3 顯示了仿真原理圖，圖 4 顯示了結(jié)果結(jié)果，顯示了由快速 IRR 和添加的阻尼電容器的相互作用導(dǎo)致的 V GS上的 7 V 過應(yīng)力。

圖 3：仿真示意圖

圖 4：仿真分析

使用 SiC MOSFET 成功實現(xiàn)高速開關(guān)的關(guān)鍵是適當(dāng)調(diào)整柵極電路和所用器件的驅(qū)動條件，仔細閱讀數(shù)據(jù)表將很快發(fā)現(xiàn)當(dāng)前器件內(nèi)部 RG 的快速范圍。此外，移除外部 C GS電容器，設(shè)置正確的外部柵極電阻 R G，并使用具有源極檢測的封裝（TO-247-4L、D 2 PAK-7L 或類似），搭配正確的柵極回路設(shè)計將產(chǎn)生最好的切換。提供超過 120 V/ns 和 6 A/ns 的瞬變（采用同類最佳的 MOSFET），前提是回路的其余部分寄生電感得到處理。

審核編輯：劉清