信號完整性工程師眼里的USB信號該做什么？

寫文字之前，兩個背景交代一下：

1.前文講過USB3.0 的基礎(chǔ)知識，可以先了解一下。

2.關(guān)于知識體系框架圖（設(shè)計，仿真，測試），先有個概念。

言歸正傳。

1、Pre-Layout（先期布局

需要信號完整性工程師評估USB 接口擺放位置是否符合。是否符合取決于鏈路的情況，也就是鏈路評估。

關(guān)于USB的鏈路，先要搞清楚USB 的拓?fù)浣Y(jié)構(gòu)，一般來自于前文中所說的4種拓?fù)浣Y(jié)構(gòu)之一。下圖為一個綜合的鏈路形式：

舉個例子，選用簡單的一種拓?fù)浣Y(jié)構(gòu)來做一種推算：

1.根據(jù)USB接口位置，預(yù)估線長為Y。

2.鏈路閾量。

4 dB (Package)+ 2 dB (PTH Connector)+ 0.3 x 4 (Via) + 3.5 dB (CMC&ESD) = 10.7 dB

(20-10.7)/0.9 =10.33 inches

所以有些芯片DG給出的參考值 10 in。

有的小伙伴立馬舉手，說：我看到有些DG給出的是12 in。

這個是因為板材的區(qū)別（FR4 & Mid Loss）。

線長的最大長度除了受板材因素的影響，還有疊層和銅箔，都會影響。

2、版圖檢查

1.我們需要關(guān)注的信號是哪些，USB3.0信號圖：

2.信號的阻抗：

阻抗的值根據(jù)產(chǎn)品鏈路的實際情況，做好阻抗匹配。

3.Layout

列舉部分，以產(chǎn)品設(shè)計的checklist為準(zhǔn)。

分清楚 Intra-pair spacing & Inter-pair spacing

重讀Design guide 發(fā)現(xiàn)有意思的一點：

參考層完整性：

注：參考平面的改變，要加stiching via

避免串?dāng)_（Crosstalk）

4.鏈路上器件的擺放：

關(guān)于CAP位置擺放標(biāo)準(zhǔn)，之前有做過相關(guān)的仿真，只要不擺放在鏈路的中間位置，盡量靠近發(fā)送端或接收端擺放都可以。

CMC(Common mode chokes)

ESD diode加在USB 信號路徑，增大了寄生電容，影響了信號質(zhì)量。版圖設(shè)計可以參考如下優(yōu)化。同時注意器件擺放層，減小stub。

5.電源部分：

電源部分的Power fill按照1.5 A 的閾量預(yù)估。電源部分牽扯到USB droop和IR drop的測試。還有電源路徑的PDN的知識點。這里面就不做展開。

6.Hub部分：

Hub有USB3.0&USB2.0之分

7.Repeater（Re-driver&Re-timer）

擺放位置也沒有明確說明，也是盡量靠近終端。

一般來說，就是調(diào)節(jié)均衡的設(shè)置，改善信號的上升時間和眼高的幅值，就不展開說了，參照使用手冊。

8.Differential Via

阻抗突變，注意優(yōu)化。

3、總結(jié)

這邊只拿一個簡單的拓?fù)浣Y(jié)構(gòu)進行梳理，其他的鏈路中有redriver ，經(jīng)過Hub轉(zhuǎn)換，有Cable連接等各種的情況，不同的拓?fù)浣Y(jié)構(gòu)，具體情況分別評估，這里只做個拋磚引玉，就不一一展開了。



審核編輯：劉清