0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電可編程邏輯器件EPLD的設(shè)計(jì)流程

倩倩 ? 來源:Semi Connect ? 作者:Semi Connect ? 2022-08-18 11:04 ? 次閱讀

電可編程邏輯器件(Electrically Programmable Logic Device,EPLD)是指采用電信號的可擦可編程邏輯器件。

EPLD的設(shè)計(jì)流程通常有以下幾個(gè)主要步驟:

1、使用原理圖或者用硬件描述語言對邏輯進(jìn)行設(shè)計(jì)描述;

2、在設(shè)計(jì)者把設(shè)計(jì)的邏輯編寫到器件中之前,有必要對設(shè)計(jì)結(jié)果的正確性進(jìn)行驗(yàn)證,一般通過計(jì)算機(jī)軟件進(jìn)行仿真,檢查其是否符合設(shè)計(jì)需求,這稱為“前仿”;

3、經(jīng)過計(jì)算機(jī)軟件編譯轉(zhuǎn)換為化簡后的布爾代數(shù)表達(dá)式,編譯軟件將特定表達(dá)式適配進(jìn)相對應(yīng)的器件,生成器件的標(biāo)準(zhǔn)裝載文件(JED文件),通常將這個(gè)過程稱為“綜合”;

4、把邏輯下載到器件中進(jìn)行功能檢測。

通??梢杂迷韴D或硬件描述語言來設(shè)計(jì)EPLD器件的邏輯功能。原理圖描述非常直觀,直接用電路器件來描述電路功能,缺點(diǎn)是不夠簡潔。常用的硬件描述語言有Verilog、VHDL語言等。硬件描述語言可以精確地實(shí)現(xiàn)電路的邏輯功能。

對于仿真和綜合,目前比較常用的工具有Modelsim、Quartus等。編程器是一種專門對可編程器件進(jìn)行編程的設(shè)備。需要通過編程器將JED文件下載到器件中讓芯片按照設(shè)計(jì)邏輯工作。編程下載的過程是指計(jì)算機(jī)把JED文件下載到編程器中,再根據(jù)器件特點(diǎn)把JED文件寫入器件內(nèi)部。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • EPLD
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    10454
  • 可編程邏輯器件
    +關(guān)注

    關(guān)注

    5

    文章

    139

    瀏覽量

    30285

原文標(biāo)題:電可編程邏輯器件EPLD

文章出處:【微信號:Semi Connect,微信公眾號:Semi Connect】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    德州儀器推出全新可編程邏輯產(chǎn)品系列

    德州儀器(TI)近日宣布推出其最新的可編程邏輯器件(PLD)系列,為工程師們帶來了從概念到原型設(shè)計(jì)的全新解決方案。這一創(chuàng)新產(chǎn)品系列基于TI出色的邏輯產(chǎn)品系列,旨在簡化各類應(yīng)用的邏輯設(shè)計(jì)流程
    的頭像 發(fā)表于 10-28 17:38 ?429次閱讀

    德州儀器 (TI) 全新可編程邏輯產(chǎn)品系列助力工程師在數(shù)分鐘內(nèi)完成從概念到原型設(shè)計(jì)的整個(gè)過程

    全新可編程邏輯器件和無代碼設(shè)計(jì)工具可降低工程設(shè)計(jì)復(fù)雜性和成本、減少布板空間并縮短時(shí)間。 ? ? 德州儀器全新可編程邏輯產(chǎn)品系列允許工程師在單個(gè)芯片上集成多達(dá) 40 個(gè)邏輯及模擬功能,與
    發(fā)表于 10-22 11:51 ?160次閱讀
    德州儀器 (TI) 全新<b class='flag-5'>可編程</b><b class='flag-5'>邏輯</b>產(chǎn)品系列助力工程師在數(shù)分鐘內(nèi)完成從概念到原型設(shè)計(jì)的整個(gè)過程

    什么是現(xiàn)場可編程邏輯陣列?它有哪些特點(diǎn)和應(yīng)用?

    在電子工程領(lǐng)域,現(xiàn)場可編程邏輯陣列(Field Programmable Logic Array,簡稱FPLA)是一種具有強(qiáng)大靈活性和可編程性的半導(dǎo)體器件。它屬于可編程邏輯器件(PLD
    的頭像 發(fā)表于 05-23 16:25 ?743次閱讀

    可編程邏輯器件TPLD1201數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《可編程邏輯器件TPLD1201數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 04-30 10:02 ?0次下載
    <b class='flag-5'>可編程邏輯器件</b>TPLD1201數(shù)據(jù)表

    FPGA零基礎(chǔ)學(xué)習(xí)系列精選:半導(dǎo)體存儲器和可編程邏輯器件簡介

    習(xí)去實(shí)戰(zhàn)應(yīng)用,這種快樂試試你就會懂的。話不多說,上貨。 半導(dǎo)體存儲器和可編程邏輯器件簡介 半導(dǎo)體存儲器是一種能存儲大量二值信息的半導(dǎo)體器件。在電子計(jì)算機(jī)以及其他一些數(shù)字系統(tǒng)的工作過程中,都
    發(fā)表于 03-28 17:41

    可編程片上系統(tǒng)是什么

    可編程片上系統(tǒng)(Programmable System-on-Chip,PSoC)是一種特殊的嵌入式系統(tǒng),它集成了數(shù)字邏輯、模擬電路和可配置模塊,將傳統(tǒng)的微處理器、微控制器和可編程邏輯器件等功能融合
    的頭像 發(fā)表于 03-28 14:55 ?571次閱讀

    現(xiàn)場可編程門陣列的原理和應(yīng)用

    FPGA是一種可編程的硬件邏輯器件,其核心組成部分是可編程邏輯單元(PLU)和可編程互連資源(I
    的頭像 發(fā)表于 03-27 14:49 ?611次閱讀

    現(xiàn)場可編程門陣列設(shè)計(jì)流程

    現(xiàn)場可編程門陣列(FPGA)設(shè)計(jì)流程是一個(gè)綜合性的過程,它涵蓋了從需求分析到最終實(shí)現(xiàn)的各個(gè)環(huán)節(jié)。下面將詳細(xì)介紹FPGA設(shè)計(jì)流程的主要步驟。
    的頭像 發(fā)表于 03-16 16:38 ?1905次閱讀

    現(xiàn)場可編程門陣列是什么

    現(xiàn)場可編程門陣列(Field Programmable Gate Array,簡稱FPGA)是一種超大規(guī)模可編程邏輯器件,由可編程邏輯資源、可編程
    的頭像 發(fā)表于 03-16 16:38 ?2386次閱讀

    可編程邏輯器件的特征及優(yōu)勢科普

    可編程邏輯器件是一種集成電路,具有可編程功能的特性。它們可以根據(jù)用戶的需求進(jìn)行編程,從而實(shí)現(xiàn)不同的邏輯功能。
    的頭像 發(fā)表于 02-26 18:24 ?1057次閱讀

    SPLD(可編程邏輯器件)的應(yīng)用場景

    SPLD可以用于實(shí)現(xiàn)各種數(shù)字邏輯功能,如計(jì)數(shù)器、寄存器、加法器等。由于其具有靈活的編程能力,可以方便地實(shí)現(xiàn)各種組合邏輯和時(shí)序邏輯電路。
    的頭像 發(fā)表于 02-02 13:57 ?2037次閱讀
    SPLD(<b class='flag-5'>可編程邏輯器件</b>)的應(yīng)用場景

    可編程邏輯陣列PLA內(nèi)部邏輯結(jié)構(gòu)示意

    可編程邏輯陣列(Programmable Logic Array,PLA)和可編程陣列邏輯(Programmable Array Logic,PAL)都是數(shù)字邏輯電路中常見的
    發(fā)表于 02-02 11:41 ?2369次閱讀
    <b class='flag-5'>可編程邏輯</b>陣列PLA內(nèi)部<b class='flag-5'>邏輯</b>結(jié)構(gòu)示意

    可編程邏輯器件的優(yōu)化過程主要是對什么進(jìn)行

    可編程邏輯器件(Programmable Logic Device,簡稱PLD)的優(yōu)化過程主要是對電路布局、邏輯設(shè)計(jì)、時(shí)序建模和資源利用等方面進(jìn)行優(yōu)化。下面,我將詳細(xì)介紹這些方面的優(yōu)化內(nèi)容。 一
    的頭像 發(fā)表于 02-01 16:41 ?575次閱讀

    近日AMD宣布將停產(chǎn)多種可編程邏輯器件

    近日AMD宣布,將停產(chǎn)多種可編程邏輯器件,包括 XC9500XL,CoolRunner XPLA 3、CoolRunner II、Spartan II 和 Spartan 3、3A、3AN、3E、3ADSP ,以及面向商業(yè)/工業(yè)的“XC”和面向汽車“XA”產(chǎn)品系列。
    的頭像 發(fā)表于 01-24 17:37 ?836次閱讀
    近日AMD宣布將停產(chǎn)多種<b class='flag-5'>可編程邏輯器件</b>

    AMD宣布停產(chǎn)多款可編程邏輯器件產(chǎn)品

    近日,AMD 宣布由于運(yùn)行率和供應(yīng)商可持續(xù)性的考量,將停產(chǎn)多款可編程邏輯器件產(chǎn)品(CPLD 和 FPGA),包括 XC9500XL、CoolRunner XPLA 3、CoolRunner II
    的頭像 發(fā)表于 01-19 14:27 ?607次閱讀