計(jì)數(shù)器的類型及其工作原理

與移位寄存器和其他組合電路一樣，在最常使用的數(shù)字電子產(chǎn)品中還有另一個(gè)重要元素，它就是計(jì)數(shù)器。計(jì)數(shù)器不僅用于計(jì)數(shù)，還用于測(cè)量頻率和時(shí)間，增加內(nèi)存地址。

計(jì)數(shù)器是一種數(shù)字設(shè)備，計(jì)數(shù)器的輸出包括基于時(shí)鐘脈沖應(yīng)用的預(yù)定義狀態(tài)，可用于計(jì)算脈沖數(shù)。通常情況下，計(jì)數(shù)器由觸發(fā)器裝置組成，觸發(fā)器裝置可以是同步計(jì)數(shù)器或異步計(jì)數(shù)器。在同步計(jì)數(shù)器中，只給所有觸發(fā)器一個(gè)時(shí)鐘 i/p，而在異步計(jì)數(shù)器中，觸發(fā)器的o/p是來(lái)自附近觸發(fā)器的時(shí)鐘信號(hào)。

按照計(jì)時(shí)方式的劃分，計(jì)數(shù)器可以分為不同的類型，主要包括：

• 異步計(jì)數(shù)器
• 同步計(jì)數(shù)器
• 異步十進(jìn)制計(jì)數(shù)器
• 同步十進(jìn)制計(jì)數(shù)器
• 異步上下計(jì)數(shù)器
• 同步上下計(jì)數(shù)器

為便于大家更好的理解每種計(jì)數(shù)器的工作原理，下面依次來(lái)介紹下。

異步計(jì)數(shù)器

2位異步計(jì)數(shù)器的示意圖如下所示。其中，外部時(shí)鐘僅連接到FF0(第一個(gè)觸發(fā)器)的時(shí)鐘 i/p，所以這個(gè)FF在每個(gè)時(shí)鐘脈沖的下降沿改變狀態(tài)，但是FF1只有在被FF0的Q o/p下降沿激活時(shí)才會(huì)改變。由于通過(guò) FF的整體傳播延遲，i/p時(shí)鐘脈沖的變化和FF0的Q o/p的變化永遠(yuǎn)不會(huì)恰好同時(shí)發(fā)生。因此，F(xiàn)F不能同時(shí)激活，從而產(chǎn)生異步操作。

請(qǐng)注意，為方便起見(jiàn)，上圖中 Q0、Q1和CLK的變化顯示為并發(fā)的，即使這是一個(gè)異步計(jì)數(shù)器。實(shí)際上，Q0、Q1和CLK的變化有一個(gè)小的延遲b/n。

通常情況下，所有CLEAR i/ps都連接在一起，因此在開(kāi)始計(jì)數(shù)之前，單個(gè)脈沖可以清除所有FF。輸入FF0的時(shí)鐘脈沖在傳播延遲后通過(guò)新計(jì)數(shù)器產(chǎn)生波紋，例如水面上的波紋，因此又稱為波紋計(jì)數(shù)器。

兩位紋波計(jì)數(shù)器的電路圖包括四種不同的狀態(tài)，每種狀態(tài)由一個(gè)計(jì)數(shù)值組成。同樣，具有n個(gè)FF的計(jì)數(shù)器可以具有2N個(gè)狀態(tài)。計(jì)數(shù)器中的狀態(tài)數(shù)稱為其模數(shù)。因此，兩位計(jì)數(shù)器是mod-4計(jì)數(shù)器。

異步進(jìn)制計(jì)數(shù)器

在前面的計(jì)數(shù)器中有2N個(gè)狀態(tài)。但是，狀態(tài)小于 2N的計(jì)數(shù)器也是可能的，它們的設(shè)計(jì)目的是在其系列中包含狀態(tài)數(shù)，這些被稱為縮短序列，它是通過(guò)在經(jīng)歷其所有狀態(tài)之前驅(qū)動(dòng)計(jì)數(shù)器循環(huán)來(lái)完成的。具有縮短序列的計(jì)數(shù)器的常見(jiàn)模數(shù)是10。在其系列中具有10個(gè)狀態(tài)的計(jì)數(shù)器稱為十進(jìn)制計(jì)數(shù)器。實(shí)現(xiàn)的十進(jìn)制計(jì)數(shù)器電路如下所示。

當(dāng)計(jì)數(shù)器計(jì)數(shù)到10時(shí)，所有FF將被清除。請(qǐng)注意，只有Q1和Q3都用于解碼10的計(jì)數(shù)，這稱為部分解碼。與此同時(shí)，0-9的其他狀態(tài)之一同時(shí)具有高Q1和Q3。下面給出了十進(jìn)制計(jì)數(shù)器表的系列。

異步上下計(jì)數(shù)器

在特定應(yīng)用中，計(jì)數(shù)器必須能夠向上和向下計(jì)數(shù)。下面的電路是一個(gè)三位向上和向下計(jì)數(shù)器，根據(jù)控制信號(hào)狀態(tài)向上或向下計(jì)數(shù)。當(dāng)UP i/p為1且DOWN i/p為0時(shí)，F(xiàn)F0和FF1之間的NAND門將觸發(fā)器 (FF0) 的非反相 o/p (Q) 導(dǎo)通到時(shí)鐘i/p觸發(fā)器(FF1)。同樣，觸發(fā)器1的非反相o/p將通過(guò)另一個(gè)NAND門進(jìn)入觸發(fā)器2的時(shí)鐘 i/p。因此計(jì)數(shù)器將向上計(jì)數(shù)。

一旦控制 i/p (UP) 為0且DOWN為1，則觸發(fā)器 0 (FF0) 和觸發(fā)器 1 (FF) 的反相 o/ps分別被導(dǎo)通到FF1和FF2的時(shí)鐘i/ps。如果FF最初更改為0，則在應(yīng)用i/p脈沖時(shí)，計(jì)數(shù)器將通過(guò)下圖所示序列。請(qǐng)注意，由于 NAND門引入了額外的傳播延遲，異步上下計(jì)數(shù)器比加計(jì)數(shù)器/減計(jì)數(shù)器慢。

同步計(jì)數(shù)器

在這種類型的計(jì)數(shù)器中，所有FF的CLK i/ps連接在一起并由i/p脈沖激活。因此，所有FF都會(huì)瞬間改變狀態(tài)。下面的電路圖是一個(gè)三位同步計(jì)數(shù)器。FF0的輸入J和K連接到高電平。FF1的J &K i/ps連接到FF0的 o/p，F(xiàn)F2的輸入J & K連接到與門的o/p由FF0和FF1的 o/ps饋電。當(dāng)FF0和FF1的輸出都為高時(shí)。由于AND門，第四個(gè)CLK脈沖的上升沿將導(dǎo)致FF2改變其狀態(tài)。

下面給出了三位計(jì)數(shù)器表的序列，這些計(jì)數(shù)器的主要優(yōu)點(diǎn)是沒(méi)有增加時(shí)間延遲，因?yàn)樗蠪F都是并行激活的。因此，該同步計(jì)數(shù)器的最大工作頻率將大大高于等效異步計(jì)數(shù)器。

同步十進(jìn)制計(jì)數(shù)器

同步計(jì)數(shù)器從0到9計(jì)數(shù)，類似于異步計(jì)數(shù)器，然后再次循環(huán)為零。這個(gè)過(guò)程是通過(guò)將1010狀態(tài)驅(qū)動(dòng)回0000狀態(tài)來(lái)完成的。這被稱為截?cái)嘈蛄?，可以通過(guò)下面的電路設(shè)計(jì)。

從上圖的系列表中，可以觀察到：

Q0連接在每個(gè)CLK脈沖上

每次Q0=1 & Q3=0時(shí)，Q1在下一個(gè)時(shí)鐘脈沖上改變

每次Q0=Q1=1時(shí)，Q2在下一個(gè)時(shí)鐘脈沖上改變。

每次當(dāng) Q0=1、Q1=1和 Q2=1(計(jì)數(shù) 7)或Q0=1和Q3=1(計(jì)數(shù) 9)時(shí)，Q3都會(huì)在下一個(gè)CLK脈沖上改變。

上述特性可以用于與門或或門，其邏輯圖如上圖所示。

同步上下計(jì)數(shù)器

下面給出了一個(gè)三位同步上下計(jì)數(shù)器、表格形式和序列。這種計(jì)數(shù)器有一個(gè)類似于異步升降計(jì)數(shù)器的升降控制i/p，用于通過(guò)一定的系列來(lái)控制計(jì)數(shù)器的方向。

系列顯示：

向上和向下系列的每個(gè)CLK脈沖上的Q0關(guān)系

當(dāng)Q0=1為up系列時(shí)，Q1的狀態(tài)在下一個(gè)CLK脈沖上改變。

當(dāng)Q0=0為down系列時(shí)，Q1的狀態(tài)在下一個(gè) CLK脈沖上改變。

當(dāng)Q0=Q1=1用于向上系列時(shí)，Q2的狀態(tài)會(huì)在下一個(gè)CLK脈沖上發(fā)生變化。

當(dāng)Q0=Q1=0用于下降系列時(shí)，Q2的狀態(tài)會(huì)在下一個(gè)CLK脈沖上發(fā)生變化。

與門、或門和非門采用上述特性，其邏輯圖如上圖所示。

計(jì)數(shù)器的應(yīng)用

計(jì)數(shù)器的應(yīng)用主要涉及數(shù)字時(shí)鐘和多路復(fù)用，計(jì)數(shù)器的最佳示例是下面討論的并行到串行數(shù)據(jù)轉(zhuǎn)換邏輯。

在并行線上同時(shí)執(zhí)行的一組位稱為并行數(shù)據(jù)。在時(shí)間序列中的單行上執(zhí)行的一組位稱為串行數(shù)據(jù)。并行到串行的數(shù)據(jù)轉(zhuǎn)換通常是通過(guò)使用計(jì)數(shù)器來(lái)提供二進(jìn)制數(shù)據(jù)系列，選擇MUX的i/ps，如下面的電路中所示。

在上述電路中，8模計(jì)數(shù)器由Q o/ps組成，它們連接到數(shù)據(jù)，選擇8位MUX的i/ps 。第一個(gè)8位并行數(shù)據(jù)組應(yīng)用于MUX的輸入。當(dāng)計(jì)數(shù)器從0到7進(jìn)行二進(jìn)制序列時(shí)，每個(gè)位都以D0開(kāi)頭，被串行選擇并通過(guò)MUX 傳遞到o/p線。經(jīng)過(guò)8個(gè)CLK脈沖后，數(shù)據(jù)字節(jié)已變?yōu)榇懈袷讲⑼ㄟ^(guò)傳輸線發(fā)送出去。然后，計(jì)數(shù)器重新處理 0，并在類似的過(guò)程中再次串行更改另一個(gè)并行字節(jié)。

異步與同步計(jì)數(shù)器的比較

下面簡(jiǎn)單比較一下同步和異步計(jì)數(shù)器的操作和特點(diǎn)，二者的主要區(qū)別如下：

總結(jié)

眾所周知，微控制器的應(yīng)用需要對(duì)外部事件進(jìn)行計(jì)數(shù)，例如精確的內(nèi)部時(shí)間延遲生成和脈沖序列的頻率。這些事件經(jīng)常用于數(shù)字系統(tǒng)和計(jì)算機(jī)。這兩個(gè)事件都可以通過(guò)軟件技術(shù)執(zhí)行，但是用于計(jì)數(shù)的軟件循環(huán)不會(huì)給出確切的結(jié)果，更重要的功能沒(méi)有完成，而這些都可以通過(guò)微控制器中用作中斷的定時(shí)器和計(jì)數(shù)器來(lái)糾正。

其中，計(jì)數(shù)器是專門設(shè)計(jì)的同步時(shí)序電路，計(jì)數(shù)器的狀態(tài)等于觸發(fā)器在電路中保持的計(jì)數(shù)。計(jì)數(shù)器計(jì)算或記下事件發(fā)生的次數(shù)。另外，計(jì)數(shù)器是關(guān)鍵的硬件組件，被定義為“用于計(jì)算脈沖數(shù)的數(shù)字電路”，因?yàn)橛?jì)數(shù)器是通過(guò)將觸發(fā)器分組并對(duì)其施加單個(gè)時(shí)鐘信號(hào)來(lái)設(shè)計(jì)的。

簡(jiǎn)而言之，計(jì)數(shù)器就是那些具有一組存儲(chǔ)元件(如觸發(fā)器)來(lái)保存計(jì)數(shù)的電子器件。