驗(yàn)證功率半導(dǎo)體設(shè)計(jì)的CV測量挑戰(zhàn)

高壓電容-電壓 (HV CV) 測量對(duì)于表征最新一代寬帶隙功率半導(dǎo)體器件越來越重要，因?yàn)檫@些測量對(duì)于預(yù)測開關(guān)時(shí)間和柵極電荷等關(guān)鍵動(dòng)態(tài)器件特性非常有用。但對(duì)功率半導(dǎo)體進(jìn)行 HV CV 測量并非易事。高電壓需要額外的人身安全預(yù)防措施，以處理系統(tǒng)電容問題，并保護(hù)儀器免受過壓。

HV CV 測量需要使用精心挑選的偏置三通，該器件將來自 SMU 儀器的高壓偏置信號(hào)與來自電容儀器的交流測量信號(hào)相結(jié)合，同時(shí)將儀器彼此隔離。偏置三通的電容阻擋了SMU儀器對(duì)電容表的干擾;電感器會(huì)阻止 CV 表干擾 SMU 儀器。由于功率半導(dǎo)體的電容是電壓的函數(shù)，為了獲得器件開關(guān)行為的完整圖像，設(shè)計(jì)人員需要在器件的最大電壓下測量電容。

用于 CV 測量 的三通

典型的射頻儀器偏置三通在功率半導(dǎo)體測試中存在缺陷。這些三通專為交流測量而設(shè)計(jì)，在特定頻率范圍內(nèi)工作，并采用同軸設(shè)計(jì)。然而，表征功率器件需要進(jìn)行許多其他測量，包括開啟狀態(tài)和關(guān)閉狀態(tài)。進(jìn)行斷態(tài)測量，例如表征器件的零柵極電壓漏極電流(I DSS)，特別難以通過同軸偏置三通執(zhí)行，因?yàn)樗鼈兺ǔＰ枰獪y量微安或納安級(jí)別的電流。傳統(tǒng)的同軸偏置三通具有高泄漏，這通常會(huì)導(dǎo)致本底噪聲高于設(shè)備測量值。為了測量這些低電流，測試工程師通常被迫首先執(zhí)行直流 IV 測量，然后必須重新布線并重新配置系統(tǒng)以進(jìn)行 CV 測量。顯然，這種方法不是最優(yōu)的：不斷的重新布線/重新配置既費(fèi)時(shí)又容易出錯(cuò)。

更好的解決方案是多模三軸偏置三通，它可以保持在原位以進(jìn)行 CV 和 dc IV 測量(圖 1)。三軸設(shè)計(jì)確保更準(zhǔn)確的低電流直流測量，因?yàn)?SMU 保護(hù)是三同軸內(nèi)屏蔽，交流回路/接地是三同軸外屏蔽。三軸偏置三通最大限度地減少了在設(shè)備接口的探頭側(cè)更改連接的需要。除了低泄漏之外，該設(shè)計(jì)還提供開關(guān)，讓用戶可以配置以優(yōu)化所需測量類型的路徑。使用適當(dāng)?shù)能浖@些開關(guān)可以自動(dòng)配置為所需的測量。對(duì)于 IV 和 CV 測量，偏置三通的輸出和 DUT 之間的連接是相同的。

圖 1：多模三軸偏置三通設(shè)計(jì)

電容容量

測量 3 端子和 4 端子器件上兩個(gè)器件端子之間的電容是另一個(gè)重大挑戰(zhàn)，因?yàn)椴⒙?lián)電容路徑和器件電容之間的大比率對(duì)測量精度和分辨率有重大影響。

評(píng)估開關(guān)電源中 MOSFET 的人員通常對(duì)電路級(jí)電容(輸入、輸出和傳輸電容)感興趣，它們是終端級(jí)電容的組合(圖 2)。對(duì) MOSFET 等功率器件的電容測量具有挑戰(zhàn)性，因?yàn)橐獪y量的電容與其他器件電容相互連接。電容器之間的比率也會(huì)影響測量精度，如與測量功率 MOSFET 的輸入電容 (C ISS ) 相關(guān)的挑戰(zhàn)所示(圖 3)。

圖 2：終端級(jí)電容。

圖 3：測量功率 MOSFET 的輸入電容。請(qǐng)注意， 如果 BT#3 的電容明顯大于 C DS ，則 BT #3 的電容會(huì)使 C DS短路。

使用多模偏置三通測量 C ISS 意味著在設(shè)備的每個(gè)端子上使用偏置三通，在每個(gè)端子上使用 SMU 儀器。這允許在每個(gè)端子上施加直流偏置。

測量 C ISS時(shí)，最大的挑戰(zhàn)是漏極和源極之間的電容會(huì)影響測量的準(zhǔn)確性。圖 4 顯示了源極端子 (BT #3) 處的偏置三通電容如何幫助減少此問題。功率 MOSFET 的電容如圖 1 所示。4 在一個(gè)簡單的 3 端子模型中。

圖 4. 功率 MOSFET 電容的 3 端模型。由于 C BT3 明顯大于 C DS，因此交流漏極和源極電壓大致相同，測得的電容等于 C ISS。

CV 表產(chǎn)生的任何交流電流都會(huì)流過所有三個(gè)端子級(jí)電容。需要一個(gè)電容器來“短路”C DS ，以便出現(xiàn)在漏極處的相同交流電壓也出現(xiàn)在 FET 的源極端子上。這個(gè)短路電容必須比C DS大得多，因此它的阻抗要低得多。它還必須針對(duì)高壓進(jìn)行額定，因?yàn)樵诠β?MOSFET 的 CV 測量期間，漏極端子會(huì)出現(xiàn)高壓。

放置此短路電容器后，沒有交流電流流過 C DS，因此 CV 表測量的交流電流正是由于C ISS的組件C GD 和 C GS引起的。FET 源極端子的偏置 T 型電容是這種短路電容的有效解決方案。它可以在偏置三通的低壓輸入側(cè)使用電纜連接。這些多模偏置 T 型接頭還極大地簡化了剩余電路電平(C OSS、C RSS)和端子電平(C GS、C GD、C DS )的測量) 電容。同樣，通過在器件的每個(gè)端子上允許偏置，無需額外硬件即可輕松測量耗盡型器件(例如 GaN 晶體管)的電容。這些三軸多模偏置 T 型接頭可以在商用 3,000-V 功率器件上進(jìn)行高壓 CV 測量。

結(jié)論

驗(yàn)證功率半導(dǎo)體器件需要特別注意選擇正確的儀器、連接器和電纜。有關(guān)選擇過程和可用選項(xiàng)的更多信息，我建議您觀看我的在線網(wǎng)絡(luò)廣播，了解如何簡單準(zhǔn)確地驗(yàn)證功率半導(dǎo)體器件設(shè)計(jì)。

審核編輯：湯梓紅