JESD204協(xié)議標(biāo)準(zhǔn)的分類和區(qū)別

目錄

JESD204協(xié)議標(biāo)準(zhǔn)的分類和區(qū)別：

JESD204A

JESD204B

JESD204B的各層規(guī)范

由于高速ADC的迅速發(fā)展，傳輸速率已經(jīng)邁入GSPS，因此JESD204B標(biāo)準(zhǔn)協(xié)議將會(huì)成為應(yīng)用范圍最廣的接口傳輸協(xié)議。

JESD204協(xié)議標(biāo)準(zhǔn)的分類和區(qū)別：

第一版JESD204標(biāo)準(zhǔn)協(xié)議問(wèn)世于2006年4月，由JEDEC國(guó)際協(xié)會(huì)發(fā)布。其中，ADC或DAC為數(shù)據(jù)轉(zhuǎn)換器，ASIC或FPGA為接收機(jī)。

由于當(dāng)時(shí)對(duì)轉(zhuǎn)換器速率和分辨率的要求不高，所以最初的JESD204B標(biāo)準(zhǔn)只考慮了一個(gè)通道和一個(gè)鏈路，傳輸速率可達(dá)到3.125Gbps。發(fā)送端與接收端則共用一個(gè)系統(tǒng)時(shí)鐘。其傳輸結(jié)構(gòu)如下圖所示：

JESD204A

第一個(gè)修訂版本JESD204A標(biāo)準(zhǔn)于2018年4月發(fā)布。相較于JESD204標(biāo)準(zhǔn)最顯著的更新為該版本支持多鏈路和多通道串行數(shù)據(jù)傳輸。除此之外，該版本新添加了轉(zhuǎn)換器的多重對(duì)準(zhǔn)能力，而最高傳輸速率達(dá)到了3.125Gbps，大大提高了轉(zhuǎn)換器的采樣率和分辨率。其傳輸結(jié)構(gòu)如下圖所示：

JESD204B

JESD204B標(biāo)準(zhǔn)在2011年8月于JESDEC公司發(fā)布。該標(biāo)準(zhǔn)可支持單個(gè)轉(zhuǎn)換器的內(nèi)部同步和多個(gè)轉(zhuǎn)換器之間的同步，數(shù)據(jù)傳輸速率可達(dá)到12.5Gbps。且速率可分為不同的等級(jí)。相較于之前的版本，JESD204B沒(méi)有單一的時(shí)鐘源，既可以使用器件內(nèi)部時(shí)鐘也可以外接時(shí)鐘。其中JESD204B還提供了三種不同的傳輸模式，即子類0，子類1，子類2。子類1，可以支持確定的延時(shí)。其傳輸結(jié)構(gòu)如下圖所示：

經(jīng)過(guò)兩次較大的修訂，JESD204標(biāo)準(zhǔn)協(xié)議越來(lái)越完善，其性能不斷提高，可以基本滿足現(xiàn)今高速轉(zhuǎn)換器的要求。所以，JESD204B標(biāo)準(zhǔn)有望成為事實(shí)應(yīng)用中未來(lái)轉(zhuǎn)換器的協(xié)議標(biāo)準(zhǔn)。

JESD204B的各層規(guī)范

JESD204B標(biāo)準(zhǔn)協(xié)議具有四層結(jié)構(gòu)，分別為應(yīng)用層，傳輸層數(shù)據(jù)鏈路層，物理層。

應(yīng)用層：

應(yīng)用層的功能實(shí)完成傳輸通道的配置和數(shù)據(jù)映射轉(zhuǎn)換。與別的傳輸協(xié)議不同的是，設(shè)計(jì)人員必須以相同的配置方式來(lái)配置發(fā)送機(jī)和接收機(jī)，以便正確傳輸和解析數(shù)據(jù)。

傳輸層：

傳輸層的功能是實(shí)現(xiàn)數(shù)據(jù)樣本與字符幀之間的映射。傳輸層將這些映射后的數(shù)據(jù)進(jìn)行組幀。在傳輸層內(nèi)，仍是并行數(shù)據(jù)形式，而不是所認(rèn)為的串行數(shù)據(jù)形式。將這些并行數(shù)據(jù)發(fā)送到數(shù)傳輸通道路。并行數(shù)據(jù)的寬度由組幀后的結(jié)構(gòu)決定，單字節(jié)為8位，雙字節(jié)為16位，以此類推。

數(shù)據(jù)鏈路層：

數(shù)據(jù)鏈路層實(shí)現(xiàn)接收并行的組幀數(shù)據(jù)的組幀，組幀后數(shù)據(jù)包含原始數(shù)據(jù)樣本、控制字符和冗余字符。在數(shù)據(jù)鏈路層內(nèi)將數(shù)據(jù)采用8B/10B編碼。數(shù)據(jù)鏈路層通過(guò)鏈路建立過(guò)程同步JESD204B鏈路。

鏈路同步過(guò)程分為三大階段：代碼組同步(CGS)、初始化通道同步(ILAS)和數(shù)據(jù)傳輸階段。

鏈路需要以下信號(hào)：共享參考時(shí)鐘(一般為FPGA內(nèi)部時(shí)鐘)，一個(gè)或多個(gè)CML物理數(shù)據(jù)傳輸通道，以及一個(gè)或多個(gè)同步信號(hào)（例如SYNC信號(hào)）。使用不同的子類取決要使用的信號(hào)：

子類0：采用設(shè)備時(shí)鐘，物理數(shù)據(jù)通道和同步信號(hào)SYNC~

子類1：采用設(shè)備時(shí)鐘，物理數(shù)據(jù)通道，同步信號(hào)SYNC~和SYSREF

子類2：采用設(shè)備時(shí)鐘，物理數(shù)據(jù)通道和同步信號(hào)SYNC~

1、代碼組同步（CGS）階段

在同步鏈路中，代碼組同步（CGS）階段是最核心的部分，可由下圖所展現(xiàn)。下面對(duì)五個(gè)特殊點(diǎn)進(jìn)行說(shuō)明。

初試階段，接收機(jī)Rx將SYNC信號(hào)拉低（置0），同時(shí)發(fā)出一個(gè)同步請(qǐng)求。

發(fā)送機(jī)Tx接收到同步請(qǐng)求后，在下一個(gè)時(shí)鐘周期內(nèi)，發(fā)送連續(xù)的/K28.5/符號(hào)(每個(gè)符號(hào)10位)。

當(dāng)接收機(jī)Rx接收到至少4個(gè)無(wú)錯(cuò)誤且連續(xù)/K28.5/符號(hào)時(shí)，然后將SYNC信號(hào)拉高（置1）。

如果接收機(jī)Rx沒(méi)有完成（3）的所有過(guò)程，則代表代碼組同步將失敗，鏈路仍然留在CGS階段。接收機(jī)Rx繼續(xù)發(fā)送同步請(qǐng)求。

CGS階段結(jié)束， ILAS階段開(kāi)始。

/K28.5/在FPGA仿真中體現(xiàn)為BC碼。當(dāng)出現(xiàn)連續(xù)四個(gè)無(wú)錯(cuò)誤BC時(shí)，Rx同步，并將SYNC信號(hào)拉高。下圖為/K28.5/字符的邏輯輸出。

2、初始通道的同步階段（ILAS）

初始通道同步階段（ILAS）階段的作用是允許接收機(jī)Rx對(duì)齊來(lái)自各個(gè)鏈路的通道，以及驗(yàn)證鏈路參數(shù)是否配置正確。為了解決走線的長(zhǎng)度不同以及傳輸過(guò)程中出現(xiàn)的字符偏斜，通道必須對(duì)齊。在實(shí)際應(yīng)用中，不論配置IP核時(shí)是否啟用加擾功能 ，初試通道同步階段始終是無(wú)加擾傳輸。當(dāng)SYNC信號(hào)由低電平0跳變?yōu)楦唠娖?時(shí)，便進(jìn)入ILAS階段。當(dāng)發(fā)送機(jī)內(nèi)的檢測(cè)模塊接收一個(gè)完整多幀后，便開(kāi)始連續(xù)發(fā)送4個(gè)數(shù)據(jù)多幀。在所需的字符中插入冗余字符，以便傳送完整的多幀，如下圖所示。

4個(gè)多幀包括：

（1）多幀1：以/R/字符[K28.0]開(kāi)始，以/A/字符[K28.3]結(jié)束。

（2）多幀2：以/R/字符開(kāi)始，后接/Q/ [K28.4]字符，然后是14個(gè)配置8位字的鏈路配置參數(shù)，最后以/A/字符結(jié)束。

（3）多幀3：與多幀1相同。

（4）多幀4：與多幀1相同。

3、數(shù)據(jù)傳輸階段（Data）

在數(shù)據(jù)傳輸階段，通過(guò)預(yù)先插入的控制字符來(lái)判斷幀是否對(duì)齊。如果在數(shù)據(jù)傳輸階段，數(shù)據(jù)或幀沒(méi)有很好的對(duì)齊，會(huì)造成大量額外資源消耗。為了解決這個(gè)問(wèn)題，JESD204B在幀的結(jié)尾處會(huì)采用字符替換。字符替換只能發(fā)在每幀的末尾，接收機(jī)通過(guò)發(fā)送對(duì)齊字符信號(hào)。字符替換有著嚴(yán)格的要求，必須是當(dāng)前字符幀的最后一個(gè)字符與上一幀的最后一個(gè)字符相同時(shí)，才可以發(fā)生。這有利于判斷經(jīng)過(guò)ILAS序列后，對(duì)齊是否未改變。

出現(xiàn)下列情況時(shí)，會(huì)對(duì)發(fā)送器執(zhí)行字符替換：

? 若不使用加擾功能，并且字符幀的最后8位字與上一字幀的最后8位字一致。

? 若使用了加擾功能，并且多幀的最后一個(gè)8位字等于0x7C，或幀的最后一個(gè)8位字等于0xFC。

JESD204B的接收期間內(nèi)，存在著一個(gè)多幀計(jì)數(shù)器(LMFC)，它持續(xù)計(jì)數(shù)到規(guī)定的值時(shí)，會(huì)置0重新開(kāi)始計(jì)數(shù)。此時(shí)發(fā)送一個(gè)公共信號(hào)SYSREF到所有發(fā)送機(jī)和接收機(jī)，這些接收機(jī)和發(fā)送機(jī)器收到SYSREF信號(hào)時(shí)復(fù)位其LMFC，這樣使得在一個(gè)時(shí)間時(shí)鐘周期內(nèi)所有LMFC同時(shí)置0。并將SYNC信號(hào)由高電平拉低為低電平(所有Tx與Rx器件都能接收到SYNC被拉低看到)后，發(fā)送器在下一次LMFC重新置0時(shí)開(kāi)始ILAS階段。

如果參數(shù)設(shè)置正確且計(jì)數(shù)時(shí)間大于（發(fā)送機(jī)發(fā)送時(shí)間）+（通道傳輸時(shí)間）+（接收機(jī)接收時(shí)間），則接收機(jī)將在下一個(gè)LMFC之前從接收機(jī)的SerDes進(jìn)行傳輸。接收器將數(shù)據(jù)發(fā)送到FIFO，然后在下一個(gè)計(jì)數(shù)器LMFC邊界時(shí)刻輸出數(shù)據(jù)。

物理層：

物理層中對(duì)接收到的數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換，對(duì)數(shù)據(jù)鏈路層所輸出8B/10B編碼數(shù)據(jù)以高速率發(fā)送和接收。（8B/10B編解碼原理及實(shí)現(xiàn)：https://blog.csdn.net/m0_37779673/article/details/118464343）物理層包括發(fā)送模塊，并串轉(zhuǎn)換模塊、內(nèi)部時(shí)鐘同步模塊和接收模塊。由于其數(shù)據(jù)的高速傳輸，各個(gè)模塊常常采用單元設(shè)計(jì)。