控制類寄存器2種實現(xiàn)方式
在數(shù)據(jù)處理過程中,需要一些可配置的寄存器,用于控制數(shù)據(jù)處理過程中的行為,如果各類處理信號的使能信號,還有功能模塊的特定控制信號。
例如:在ETH處理過程中,有數(shù)據(jù)流使能控制,最大包長度控制信號。
例如:在PCIE中,存在bus master enable信號,max payload size等控制信號。
那么這類可配置的控制類寄存器是如何在數(shù)據(jù)處理過程中起作用的呢?有哪些實現(xiàn)方式呢?
下圖所示,data_in為輸入數(shù)據(jù),data_out是處理后的數(shù)據(jù),處理過程中data_proc_a/b/c需要用到控制寄存器對處理進(jìn)行處理,client_id表示data的id號,模塊采用時分復(fù)用的方式處理不同id的data。
實現(xiàn)方式1: 寄存器信號線輸出
通過寄存器信號線的方式輸出給需要的模塊,如圖方式1,cfg module把所有的控制信號都暴露出來,送給需要的模塊data_proc_a/b/c,data有效時,根據(jù)client_id選擇需要的控制信號。
優(yōu)點:
-此類設(shè)計簡單,容易理解與實現(xiàn)。
-此設(shè)計限制小,可以用于各類情況下的設(shè)計
缺點:
-控制信號線較多,高頻設(shè)計不利于布局布線
-不利于規(guī)模擴(kuò)展,例如client_id數(shù)量從8增加到16,需要修改大量的代碼。
此設(shè)計中,控制寄存器以ram(或者類似)的方式實現(xiàn),數(shù)據(jù)處理模塊data_proc_a主動讀取控制信號,當(dāng)有效數(shù)據(jù)來臨時,以client_id作為rdaddr讀取,一次讀取處理流程中所需的控制信號(rdata),進(jìn)行數(shù)據(jù)處理,并且將控制信號(rdata)進(jìn)行pipe與data對齊,提供給后期模塊data_proc_b/c
優(yōu)點:
-規(guī)模擴(kuò)展方便,例如client_id數(shù)量從8增加到16,僅限cfg_ram的規(guī)模修改,data_proc_a/b/c僅僅需要修改client_id位寬參數(shù)。
-控制信號線較少,有利于時序優(yōu)化和布局布線
缺點:
-此設(shè)計適用于數(shù)據(jù)的pipeline處理,并且ram讀出存在一定的讀延時,存在一定限制。
一種主動的流控實現(xiàn)方式
1、流控機(jī)制
在數(shù)據(jù)發(fā)送過程中,發(fā)送者向接收者發(fā)送數(shù)據(jù),通常需要接收者通知發(fā)送者自身是否可以接收數(shù)據(jù),當(dāng)接收者即將無法接收數(shù)據(jù)時(如FIFO快滿時),發(fā)送者需要停止發(fā)送數(shù)據(jù),這就是流控機(jī)制。
2、流控機(jī)制過程
初始化流程:
(1)復(fù)位釋放后,初始化,module b 通過信號fc_update_signal 通知module a 自身fifo深度是多少
(2)Tx_fc_ctrl 收到初始化信息后,得知module b存在有效fifo 緩存,通知ren_ctrl允許產(chǎn)生讀使能ren
(3)ren_ctrl產(chǎn)生讀使能ren
(4)ren輸出給tx_fc_ctrl,module b的有效fifo深度減一
(5)tx_fc_ctrl計算module b是否存在有效數(shù)據(jù),有則允許ren_ctrl產(chǎn)生讀使能
(6)ren_ctrl產(chǎn)生讀使能ren,并通知到tx_fc_ctrl,module b的有效fifo深度減一
(7)tx_fc_ctrl計算module b是否存在有效數(shù)據(jù),有則允許ren_ctrl產(chǎn)生讀使能,沒有則不允許ren_ctrl產(chǎn)生讀使能
(a)Module b模塊fifo已存在有效數(shù)據(jù),從fifo讀取一個數(shù)據(jù),此時已釋放出一個fifo深度
(b)Fc_update更新fc_update_signal,通知tx_fc_ctrl模塊module b已釋放一個fifo空間,tx_fc_ctrl記錄的有效深度加1
(c)此時tx_fc_ctrl允許ren_ctrl產(chǎn)生讀使能
3、特點說明
此種流控機(jī)制需要發(fā)送端和接收端配合管理有效緩存空間。相對比單一bit的flow ctrl信號來說,稍微復(fù)雜一些,但是有個顯著的優(yōu)點,相對于被動流控機(jī)制(見IC設(shè)計高級006:流控反壓機(jī)制導(dǎo)致的路徑延時),能夠有效減少module b中的Data fifo的深度。
如圖,data pipeline的深度是不確定的,可能是20~100個周期,而流控信號只有4個pipe,在考慮其他方面的延時有3拍,
不考慮性能的情況下:保證不溢出,module b的fifo深度最小需要:
本文流控機(jī)制:深度為1 ; 被動流控機(jī)制:深度為1+100+4+3
滿足最大性能的情況下,保證下游不斷流:module b的fifo深度需要:
本文流控機(jī)制:100+4+3+1 ; 被動流控機(jī)制:2*(100+4+3+1)
審核編輯 :李倩
-
寄存器
+關(guān)注
關(guān)注
31文章
5253瀏覽量
119206 -
控制信號
+關(guān)注
關(guān)注
0文章
153瀏覽量
11917
原文標(biāo)題:IC設(shè)計知識點:控制類寄存器兩種實現(xiàn)方式等
文章出處:【微信號:IP與SoC設(shè)計,微信公眾號:IP與SoC設(shè)計】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論