0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

亞穩(wěn)態(tài)產(chǎn)生原因、危害及消除方法

我快閉嘴 ? 來源:CSDN技術(shù)社區(qū) ? 作者:王_嘻嘻 ? 2022-09-07 14:28 ? 次閱讀

·亞穩(wěn)態(tài)問題是數(shù)字電路中很重要的問題,因為現(xiàn)實世界是一個異步的世界,所以亞穩(wěn)態(tài)是無法避免的,并且亞穩(wěn)態(tài)應(yīng)該也是面試??嫉目键c。

·時序電路將觸發(fā)器和鎖存器當(dāng)作存儲元件,但是這兩種器件都受制于一個稱為亞穩(wěn)定性的狀態(tài)。

亞穩(wěn)態(tài)的原因:

如果鎖存器的一個輸入脈沖太窄,或兩個輸入同時有效,或兩個輸入間隔過小,那么鎖存器可能進(jìn)入亞穩(wěn)態(tài)。

而如果數(shù)據(jù)在使能輸入沿的周圍不穩(wěn)定,DFF也會進(jìn)入亞穩(wěn)態(tài)。(這個不穩(wěn)定就是在Tsu和Th內(nèi)信號不穩(wěn)定,或者是復(fù)位)

何時會發(fā)生亞穩(wěn)態(tài):

因為存儲器件很容易進(jìn)入亞穩(wěn)態(tài),所以設(shè)計時應(yīng)該考慮使由于亞穩(wěn)態(tài)導(dǎo)致的系統(tǒng)混亂的信號影響最小。

許多想要以同步方式執(zhí)行的物理系統(tǒng)都具有異步輸入信號,而異步信號時間不可控,所以極易出現(xiàn)亞穩(wěn)態(tài)的情況。

·那么何為異步信號?

·異步信號就是不能由時鐘控制,或者如果它是由不同域中的時鐘同步的。

亞穩(wěn)態(tài)危害:

因為亞穩(wěn)態(tài)時不確定是0還是1,所以信號會在0,1之間震蕩,就會邏輯混亂。而在復(fù)位電路中產(chǎn)生亞穩(wěn)態(tài)會使復(fù)位失敗。

一般同步信號下不會出現(xiàn)亞穩(wěn)態(tài),亞穩(wěn)態(tài)一般出現(xiàn)在異步信號和跨時鐘域的情況下。

1) 在跨時鐘域的情況下,由于兩端的時鐘相移未知,所以在源寄存器發(fā)出的信號可能在任何情況下到目標(biāo)寄存器,無法確定滿足Tsu和Th的要求。

2) 異步信號的輸入也是同理,不確定信號在什么時候到達(dá)。

異步復(fù)位的亞穩(wěn)態(tài)

09d2fd64-2e63-11ed-ba43-dac502259ad0.png

恢復(fù)時間(T recovery):

指的的異步信號發(fā)生時離下一個clk之間的最短時間,如果異步信號的有效沿在恢復(fù)時間內(nèi)就沒有留給寄存器足夠的時間去恢復(fù)正常,就會出現(xiàn)亞穩(wěn)態(tài)。

去除時間(T removal):

指的是當(dāng)前clk過去變無效的時間,如果異步信號發(fā)生在去除時間內(nèi),就會無法屏蔽這個clk,可能這個時鐘仍會起作用,沒有達(dá)到復(fù)位的效果,這也是亞穩(wěn)態(tài)。

·這些情況都指的是異步信號能夠直接改變寄存器的情況。

同步復(fù)位的亞穩(wěn)態(tài)

大部分資料表明同步復(fù)位電路不會發(fā)生亞穩(wěn)態(tài),其實同步電路也會發(fā)生,只是幾率小于異步電路。

09ee3c78-2e63-11ed-ba43-dac502259ad0.png

例如這個電路,din為1時,如果rst無效沿在Tsu和Th內(nèi),依舊會產(chǎn)生亞穩(wěn)態(tài)的情況。

所以說有異步信號的電路都有亞穩(wěn)態(tài)發(fā)生的機率。

亞穩(wěn)態(tài)發(fā)生概率

·亞穩(wěn)態(tài)發(fā)生情況都是同步信號不滿足set-time,hold-time或者異步信號不滿足恢復(fù)和移除時間。

·概率=(set-time + hold-time)/周期

可以看出隨著頻率變高,亞穩(wěn)態(tài)的概率會隨之變大。

所以可以通過減小頻率,或者使用更好工藝的FPGA來減小Ts和Th。

因為實驗表明帶異步輸入的電路故障修復(fù)的平均時間與退出亞穩(wěn)態(tài)條件所用的時間成指數(shù)關(guān)系,所以依靠同步裝置創(chuàng)建一個用于從亞穩(wěn)態(tài)條件恢復(fù)到正常的緩沖器,可以大大減少電路故障可能性。

一直看到資料說一級寄存器產(chǎn)生亞穩(wěn)態(tài)后,兩級就90%沒有亞穩(wěn)態(tài),三級就99%沒有,一直沒搞懂為什么,現(xiàn)在仔細(xì)梳理一下。

因為第一級產(chǎn)生亞穩(wěn)態(tài)后,通過Tmet(決斷時間)后會穩(wěn)定成一個值,但是也有可能Tmet過長,產(chǎn)生第二級的亞穩(wěn)態(tài)。

0a03421c-2e63-11ed-ba43-dac502259ad0.png

亞穩(wěn)態(tài)振蕩時間Tmet

亞穩(wěn)態(tài)震蕩時間Tmet關(guān)系到后級寄存器的采集穩(wěn)定問題,Tmet影響因素包括:器件的生產(chǎn)工藝、溫度、環(huán)境以及寄存器采集到亞穩(wěn)態(tài)離穩(wěn)定態(tài)的時刻等。甚至某些特定條件,如干擾、輻射等都會造成Tmet增長。

常用的消除亞穩(wěn)態(tài)的三種辦法

1) 對異步信號進(jìn)行同步處理

2) 采用FIFO對跨時鐘域數(shù)據(jù)通信進(jìn)行緩沖處理

3) 對復(fù)位電路采用異步復(fù)位,同步釋放處理

審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 存儲器
    +關(guān)注

    關(guān)注

    38

    文章

    7366

    瀏覽量

    163090
  • 數(shù)字電路
    +關(guān)注

    關(guān)注

    193

    文章

    1578

    瀏覽量

    80176
  • 亞穩(wěn)態(tài)
    +關(guān)注

    關(guān)注

    0

    文章

    45

    瀏覽量

    13201

原文標(biāo)題:數(shù)字電路的亞穩(wěn)態(tài)問題

文章出處:【微信號:IP與SoC設(shè)計,微信公眾號:IP與SoC設(shè)計】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    利用IDDR簡化亞穩(wěn)態(tài)方案

    問題的,不過還是有一些方法可降低系統(tǒng)出現(xiàn)亞穩(wěn)態(tài)問題的幾率。先來深入研究一下引起亞穩(wěn)態(tài)原因,再談?wù)動媚男?b class='flag-5'>方法加以應(yīng)對。什么是
    發(fā)表于 12-29 15:17

    FPGA中亞穩(wěn)態(tài)——讓你無處可逃

    在異步信號檢測、跨時鐘域信號傳輸以及復(fù)位電路等常用設(shè)計中。1.3亞穩(wěn)態(tài)危害由于產(chǎn)生亞穩(wěn)態(tài)后,寄存器Q端輸出在穩(wěn)定下來之前可能是毛刺、振蕩、固定的某一電壓值。在信號傳輸中
    發(fā)表于 01-11 11:49

    FPGA中亞穩(wěn)態(tài)——讓你無處可逃

    亞穩(wěn)態(tài)發(fā)生場合只要系統(tǒng)中有異步元件,亞穩(wěn)態(tài)就是無法避免的,亞穩(wěn)態(tài)主要發(fā)生在異步信號檢測、跨時鐘域信號傳輸以及復(fù)位電路等常用設(shè)計中。1.3亞穩(wěn)態(tài)危害
    發(fā)表于 04-25 15:29

    FPGA觸發(fā)器的亞穩(wěn)態(tài)認(rèn)識

    可能會出現(xiàn)非法狀態(tài)---亞穩(wěn)態(tài)。亞穩(wěn)態(tài)是一種不穩(wěn)定狀態(tài),在一定時間后, 最終返回到兩個穩(wěn)定狀態(tài)之一。亞穩(wěn)態(tài)輸出的信號是什么樣子的? 對于系統(tǒng)有什么危害? 如果降低
    發(fā)表于 12-04 13:51

    亞穩(wěn)態(tài)問題解析

    亞穩(wěn)態(tài)是數(shù)字電路設(shè)計中最為基礎(chǔ)和核心的理論。同步系統(tǒng)設(shè)計中的多項技術(shù),如synthesis,CTS,STA等都是為了避免同步系統(tǒng)產(chǎn)生亞穩(wěn)態(tài)。異步系統(tǒng)中,更容易產(chǎn)生
    發(fā)表于 11-01 17:45

    在FPGA復(fù)位電路中產(chǎn)生亞穩(wěn)態(tài)原因

    異步元件,亞穩(wěn)態(tài)就是無法避免的,亞穩(wěn)態(tài)主要發(fā)生在異步信號檢測、跨時鐘域信號傳輸以及復(fù)位電路等常用設(shè)計中。03 亞穩(wěn)態(tài)危害由于產(chǎn)生
    發(fā)表于 10-19 10:03

    FPGA--中復(fù)位電路產(chǎn)生亞穩(wěn)態(tài)原因

    的,亞穩(wěn)態(tài)主要發(fā)生在異步信號檢測、跨時鐘域信號傳輸以及復(fù)位電路等常用設(shè)計中。03 亞穩(wěn)態(tài)危害由于產(chǎn)生亞穩(wěn)態(tài)后,寄存器 Q 端輸出在穩(wěn)定下來之
    發(fā)表于 10-22 11:42

    今日說“法”:讓FPGA設(shè)計中的亞穩(wěn)態(tài)“無處可逃”

    降低,不能消除),這在FPGA設(shè)計(尤其是大工程中)是非常重要的。[tr]亞穩(wěn)態(tài)產(chǎn)生:所有的器件都定義了一個信號時序要求,只有滿足了這個要求,才能夠正常的在輸入端獲取數(shù)據(jù),在輸出端輸出數(shù)據(jù)。正常
    發(fā)表于 04-27 17:31

    一種消除異步電路亞穩(wěn)態(tài)的邏輯控制方法

    本文分析了異步電路中亞穩(wěn)態(tài)產(chǎn)生原因危害, 比較了幾種常用的降低亞穩(wěn)態(tài)發(fā)生概率的設(shè)計方法, 針
    發(fā)表于 10-01 01:56 ?55次下載
    一種<b class='flag-5'>消除</b>異步電路<b class='flag-5'>亞穩(wěn)態(tài)</b>的邏輯控制<b class='flag-5'>方法</b>

    基于FPGA的亞穩(wěn)態(tài)參數(shù)測量方法

    基于FPGA的亞穩(wěn)態(tài)參數(shù)測量方法_田毅
    發(fā)表于 01-07 21:28 ?0次下載

    亞穩(wěn)態(tài)的原理、起因、危害、解決辦法及影響和消除仿真詳解

    亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達(dá)到一個可確認(rèn)的狀態(tài)。當(dāng)一個觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時,既無法預(yù)測該單元的輸出電平,也無法預(yù)測何時輸出才能穩(wěn)定在某個正確的電平上。在這個穩(wěn)定期間,觸發(fā)器輸出一些中間級電平.
    的頭像 發(fā)表于 12-02 10:40 ?4.4w次閱讀
    <b class='flag-5'>亞穩(wěn)態(tài)</b>的原理、起因、<b class='flag-5'>危害</b>、解決辦法及影響和<b class='flag-5'>消除</b>仿真詳解

    簡述FPGA中亞穩(wěn)態(tài)產(chǎn)生機理及其消除方法

    輸出一些中間級電平,或者可能處于振蕩狀態(tài),并且這種無用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。 FPGA純工程師社群 亞穩(wěn)態(tài)產(chǎn)生原因 在同步系統(tǒng)中,觸發(fā)器的建立/保持時間不滿足,就可能
    的頭像 發(fā)表于 07-23 11:03 ?4525次閱讀
    簡述FPGA中<b class='flag-5'>亞穩(wěn)態(tài)</b>的<b class='flag-5'>產(chǎn)生</b>機理及其<b class='flag-5'>消除</b><b class='flag-5'>方法</b>

    什么是亞穩(wěn)態(tài)?如何克服亞穩(wěn)態(tài)?

    。 在材料制備和應(yīng)用方面,亞穩(wěn)態(tài)也常常是一個挑戰(zhàn)。如何克服亞穩(wěn)態(tài),使材料轉(zhuǎn)化為更穩(wěn)定的狀態(tài),是一個重要的問題。以下是一些克服亞穩(wěn)態(tài)方法
    的頭像 發(fā)表于 05-18 11:03 ?4202次閱讀

    諧波產(chǎn)生原因危害怎么消除?

    諧波產(chǎn)生原因危害怎么消除? 諧波是一種頻率為原有電源頻率整數(shù)倍的電信號,通常是由于非線性電氣負(fù)載導(dǎo)致的。這些電氣負(fù)載包括變頻器、整流器、電磁鐵、電機等。在這些負(fù)載中,非線性特征導(dǎo)致
    的頭像 發(fā)表于 09-21 17:13 ?5575次閱讀

    兩級觸發(fā)器同步,就能消除亞穩(wěn)態(tài)嗎?

    兩級觸發(fā)器同步,就能消除亞穩(wěn)態(tài)嗎? 兩級觸發(fā)器同步可以幫助消除亞穩(wěn)態(tài)。本文將詳細(xì)解釋兩級觸發(fā)器同步原理、亞穩(wěn)態(tài)的定義和
    的頭像 發(fā)表于 01-16 16:29 ?835次閱讀