如何創(chuàng)建FPGA內(nèi)核/SoC所需的所有常用組件

用FPGA創(chuàng)建SoC如此容易

項(xiàng)目地址

?

https://github.com/enjoy-digital/litex/wiki

LiteX 框架為創(chuàng)建 FPGA 內(nèi)核/SoC、探索各種數(shù)字設(shè)計(jì)架構(gòu)和創(chuàng)建完整的基于 FPGA 的系統(tǒng)提供了方便高效的基礎(chǔ)架構(gòu)。

簡(jiǎn)介

LiteX 提供了輕松創(chuàng)建 FPGA 內(nèi)核/SoC 所需的所有常用組件：

總線（Wishbone、AXI、Avalon-ST）及其互連。

簡(jiǎn)單內(nèi)核：RAM、ROM、定時(shí)器、UART、JTAG 等。

通過(guò)內(nèi)核生態(tài)系統(tǒng)的復(fù)雜內(nèi)核：LiteDRAM、LitePCIe、LiteEth、LiteSATA等......

各種 CPU 和 ISA：RISC-V、OpenRISC、LM32、Zynq、X86（通過(guò) PCIe）等...

混合語(yǔ)言支持 VHDL/Verilog/(n)Migen/Spinal-HDL/etc...

通過(guò)各種橋接器和Litescope進(jìn)行強(qiáng)大的調(diào)試基礎(chǔ)設(shè)施。

通過(guò)Verilator直接/快速仿真。

為開(kāi)源和供應(yīng)商工具鏈構(gòu)建后端。

通過(guò)將 LiteX 與內(nèi)核生態(tài)系統(tǒng)相結(jié)合，創(chuàng)建復(fù)雜的 SoC 變得比使用傳統(tǒng)方法容易得多，同時(shí)提供更好的可移植性和靈活性：例如，基于 VexRiscv-SMP CPU、LiteDRAM、LiteSATA 構(gòu)建的多核 Linux SoC與 LiteX 集成，在廉價(jià)的改造Acorn CLE215+ Mining Board上運(yùn)行：

支持的硬件

?

https://github.com/litex-hub/litex-boards/tree/master/litex_boards/targets

典型的 LiteX 設(shè)計(jì)流程：

+---------------+
|FPGAtoolchains|
+----^-----+----+
||
+--+-----v--+
+-------+||
|Migen+-------->|
+-------+||Yourdesign
|LiteX+--->readytobeused!
||
+----------------------+||
|LiteXCoresEcosystem+-->|
+----------------------++-^-------^-+
(Eth,SATA,DRAM,USB,||
PCIe,Video,etc...)++
boardtarget
filefile

LiteX 已經(jīng)支持各種軟核 CPU：VexRiscv、Rocket、LM32、Mor1kx、PicoRV32、BlackParrot，并且與 LiteX 的核心生態(tài)系統(tǒng)兼容：

使用 LiteX 構(gòu)建的設(shè)計(jì)示例：

圍繞 LitePCIe 構(gòu)建并與 LiteX 集成的定制 PCIe SDI 采集/播放板，允許完全控制 SDI 流和極低的延遲。

SDS1104X-E 范圍的替代固件/網(wǎng)關(guān)：

Forest Kitten 33 上的 HBM2 測(cè)試基礎(chǔ)設(shè)施：

快速入門(mén)指南

安裝 Python 3.6+ 和 FPGA 供應(yīng)商的開(kāi)發(fā)工具和Verilator(仿真器，可以不安裝)。

安裝 Migen/LiteX 和 LiteX 的核心：

wgethttps://raw.githubusercontent.com/enjoy-digital/litex/master/litex_setup.py
chmod+xlitex_setup.py
./litex_setup.py--init--install--user(--user安裝到用戶目錄)--config=(minimal,standard,full)

需要更新所有存儲(chǔ)庫(kù)：

./litex_setup.py--update

注意：在 MacOS 上，確保您已安裝HomeBrew。然后做，brew install wget。

注意：在 Windows 上，您可能必須將SHELL環(huán)境變量設(shè)置為SHELL=cmd.exe.

安裝 RISC-V 工具鏈（僅當(dāng)您想使用 CPU 測(cè)試/創(chuàng)建 SoC 時(shí)）：

pip3installmesonninja
./litex_setup.py--gcc=riscv

建立目標(biāo)......：

轉(zhuǎn)到 litex-boards/litex_boards/targets 并執(zhí)行您要構(gòu)建的目標(biāo)。

直接在您的計(jì)算機(jī)上安裝Verilator并測(cè)試 LiteX，無(wú)需任何 FPGA 板：

在 Linux (Ubuntu) 上：

sudoaptinstalllibevent-devlibjson-c-devverilator
litex_sim--cpu-type=vexriscv

在 MacOS 上：

brewinstalljson-cverilatorlibevent
brewcaskinstalltuntap
litex_sim--cpu-type=vexriscv

在板上的串行端口 115200 8-N-1 上運(yùn)行終端程序。

應(yīng)該得到如下所示的 BIOS 提示。

在FPGA上完美復(fù)刻Windows 95

優(yōu)秀的 Verilog/FPGA開(kāi)源項(xiàng)目介紹（十七）- AXI

優(yōu)秀的 Verilog/FPGA開(kāi)源項(xiàng)目介紹（十六）- 數(shù)字頻率合成器DDS

想用FPGA加速神經(jīng)網(wǎng)絡(luò)，這兩個(gè)開(kāi)源項(xiàng)目你必須要了解

優(yōu)秀的 Verilog/FPGA開(kāi)源項(xiàng)目介紹（十四）- 使用FPGA實(shí)現(xiàn)LeNet-5 深度神經(jīng)網(wǎng)絡(luò)模型