同步計數(shù)器的基本概念及工作原理

計數(shù)器可以定義為用于根據(jù)發(fā)生的事件對特定事件進行計數(shù)的設(shè)備，計數(shù)器在計算機或數(shù)字邏輯系統(tǒng)中的主要作用是根據(jù)CLK信號計算和存儲過程或事件發(fā)生的次數(shù)。

最常見的計數(shù)器類型是包含單個CLK和多個輸出的時序邏輯電路。這里的輸出用二進制代碼表示二進制或十進制數(shù)字。每個CLK信號要么增加數(shù)量，要么減少數(shù)量。按照計算方式的不同，計數(shù)器可以分為多個種類，例如同步計數(shù)器、異步計數(shù)器等。在本文中，小編簡單介紹下同步計數(shù)器的電路圖、主要類型及工作原理。

基本概念

使用時鐘信號改變其轉(zhuǎn)換的計數(shù)器稱為“同步計數(shù)器”，這意味著同步計數(shù)器依賴于它們的時鐘輸入來改變狀態(tài)值。在同步計數(shù)器中，所有觸發(fā)器都連接到相同的時鐘信號，所有觸發(fā)器將同時觸發(fā)。此計數(shù)器的另一個名稱是同時計數(shù)器，該計數(shù)器沒有傳播延遲和漣漪效應(yīng)。

與同步計數(shù)器相比，異步類型的計數(shù)器設(shè)計非常簡單，但異步計數(shù)器有最大工作頻率的限制。為了克服這個限制，但異計數(shù)器主要是通過提供同步時鐘來設(shè)計的，因此輸出通過時鐘的輸入同步變化。

下面是一個3位同步計數(shù)器的電路圖，該電路設(shè)計有2個AND邏輯門，3個JK觸發(fā)器和一個用于啟用觸發(fā)器的CLK信號。

在該電路中，向觸發(fā)器A的輸入端提供高電平有效信號。因此，它在每個CLK輸入的下降沿觸發(fā)。類似地，AND門被提供給觸發(fā)器-B，在這種情況下，輸出主要取決于先前的觸發(fā)器輸入和輸出B。一旦AND門打開，觸發(fā)器B將在觸發(fā)器A輸出為高電平時簡單地切換。

這時候，觸發(fā)器C的輸入將成為第二個AND門的輸出。因此，一旦A2邏輯門被激活，觸發(fā)器C就會觸發(fā)。當(dāng)A1邏輯門和觸發(fā)器-B的輸出為高電平時，A2邏輯門將被激活。

其電路工作過程簡單的表示如下：

在電路開始時，觸發(fā)器排列在0，三個觸發(fā)器輸出將為零，即QCQBQA=000。但在主CLK信號的下降沿，觸發(fā)器A輸出切換從零到一。所以在觸發(fā)器 B和C 處，不會發(fā)生任何變化，因為這兩個觸發(fā)器的輸入端都是0，直到下一個CLK信號到來。

在提供第一個CLK信號時，觸發(fā)器的輸出將為QCQBQA =001。在應(yīng)用第二個時鐘信號之前，由于柵極A1輸出為高電平，因此A和B輸入等觸發(fā)器均為 1。因此，在第二個CLK信號的下降沿，兩個觸發(fā)器將再次切換。因此，這會將 FFA 輸出從1更改為0，并將FFB輸出從0更改為 1。因此，輸出將是 010;A1和A2等邏輯門都將關(guān)閉。

一旦應(yīng)用了第三個時鐘信號，觸發(fā)器A的輸出將翻轉(zhuǎn)，邏輯門A1和A1將打開，因此輸出將為011。一旦應(yīng)用了第四個時鐘信號，則所有三個FF輸入將是在電路中高。因此，第四個觸發(fā)器的下降沿將觸發(fā)所有觸發(fā)器輸出，從而將QA和QB更改為0，QC更改為1。因此，這個特定CLK信號的整體o/p將為100，因此邏輯門A1和A2將被關(guān)閉。

一旦出現(xiàn)下一個CLK信號，然后在第五個CLK信號的下降沿，觸發(fā)器-A 輸出將再次從低電平切換到高電平。結(jié)果，輸出QCQBQA將為10，因此邏輯門 A1和A2將被激活。

最后施加第六個CLK信號，觸發(fā)器A在其下降沿從1切換到0。觸發(fā)器B的輸入也因此為高電平，其輸出從0切換到1。因此，在這種情況下，QCQBQA將為110。此外，此過程將繼續(xù)，在第8個CLK信號的下降沿，所有觸發(fā)器輸出(即QCQBQA)將重置為000。

注意：在同步計數(shù)器中，一次復(fù)位電路中的所有觸發(fā)器非常重要，計數(shù)器設(shè)置時間等于電路內(nèi)每個觸發(fā)器的傳播延遲。所以，同步計數(shù)器可以通過一個高頻CLK信號來控制。

真值表

3位同步計數(shù)器基于上述說明的真值表：

主要類型

在數(shù)字電子電路中，有不同類型的同步計數(shù)器，分別是：

二進制計數(shù)器

4 位同步遞增計數(shù)器

4位同步遞減計數(shù)器

4位同步加減計數(shù)器

可加載計數(shù)器

BCD計數(shù)器

環(huán)形計數(shù)器

約翰遜計數(shù)器

下面簡單介紹幾個比較常用同步計數(shù)器的工作過程。

1、4位同步遞增計數(shù)器

下圖所示的4位遞增計數(shù)器是使用JK觸發(fā)器設(shè)計的，外部時鐘脈沖與所有觸發(fā)器并聯(lián)。對于計數(shù)器的設(shè)計，首選選擇JK觸發(fā)器。使用JK觸發(fā)器的意義在于，如果兩個輸入都為高電平，它可以切換其狀態(tài)，具體取決于時鐘脈沖。

第一個觸發(fā)器的輸入連接到HIGH(邏輯1)，這使得觸發(fā)器在每個時鐘脈沖進入它時進行切換。因此同步計數(shù)器將使用單個時鐘信號并隨著每個脈沖改變其狀態(tài)。

第一個JK觸發(fā)器 (Q) 的輸出連接到第二個觸發(fā)器的輸入。AND門(外部連接)驅(qū)動其他兩個觸發(fā)器的輸入。這些與門的輸入由前一級觸發(fā)器輸出提供。

如果FF2的輸入直接連接到FF1的Q1輸出，則計數(shù)器將無法正常工作。這是因為，Q1值在計數(shù)為210時為高電平，這意味著FF2觸發(fā)器將為第三個時鐘脈沖切換。這會導(dǎo)致錯誤的計數(shù)操作，計數(shù)為710而不是 410。

為了防止這個問題，在FF2和FF3 的輸入端使用了AND門。只有當(dāng)Q0、Q1輸出為高時，AND門的輸出才會為高。因此，對于下一個時鐘脈沖，計數(shù)將為00012。

類似地，當(dāng)Q0、Q1和Q2為高電平時，觸發(fā)器FF3將觸發(fā)第四個時鐘脈沖。Q3輸出在第8個時鐘脈沖之前不會切換，并將再次保持高電平直到第16個時鐘脈沖。在第16個時鐘脈沖之后，所有觸發(fā)器的q輸出將返回0。

工作原理過程如下：

在遞增同步計數(shù)器中，4位二進制序列從0000開始遞增到1111。所以在了解上述遞增計數(shù)器電路的工作之前，可能需要JK觸發(fā)器有所熟悉。

在上述電路中，觸發(fā)器的兩個輸入連接在一起。因此，只有兩種可能的情況會發(fā)生，即兩個輸入要么是高電平，要么是低電平。如果兩個輸入為高，則JK觸發(fā)器切換，如果兩者均為低，JK觸發(fā)器會記住，即它保持在先前的狀態(tài)。

下面介紹下它的工作過程(其實類似上面的3位同步計數(shù)器)。另外，這里的時鐘脈沖表示邊沿觸發(fā)的時鐘脈沖。

在第一個時鐘脈沖中，所有觸發(fā)器的輸出都為0000。

在第二個時鐘脈沖中，由于J和K的輸入連接到邏輯高電平，JK觸發(fā)器(FF0)的輸出改變其狀態(tài)。因此，第一個觸發(fā)器(FF0)的輸出改變其狀態(tài)為每個時鐘脈沖。在下面的時序圖中可以看到，最低有效位(LSB)交替改變其狀態(tài)。從而產(chǎn)生-0001

在第三個時鐘脈沖中，下一個觸發(fā)器 (FF1) 將接收其JK輸入，即(邏輯高)并改變其狀態(tài)。在此狀態(tài)下，F(xiàn)F0將其狀態(tài)更改為0。因此FF1上的輸入為0。因此輸出為-0010。

同樣，在第四個時鐘脈沖FF1不會改變其狀態(tài)，因為它的輸入處于低電平狀態(tài)，它保持在其先前的狀態(tài)。盡管它向FF2產(chǎn)生輸出，但由于AND門的存在，它不會改變其狀態(tài)。FF0將再次將其輸出切換到邏輯高狀態(tài)。因此輸出為0011。

在第五個時鐘脈沖中，F(xiàn)F2接收輸入并改變其狀態(tài)。同時，F(xiàn)F0的輸出將具有低邏輯，F(xiàn)F1也將處于低狀態(tài)，產(chǎn)生0100。

這個過程一直持續(xù)到1111。

4位遞增同步計數(shù)器的真值表如下圖所示，可以清楚的說明上述工作過程：

上圖表示4個觸發(fā)器Q1、Q2、Q3、Q4的輸出。第一個觸發(fā)器在每個邊沿觸發(fā)脈沖上切換，而第二個觸發(fā)器僅在其輸入在給定時鐘脈沖時為高電平時觸發(fā)。如果兩個輸出Q1和Q2為高電平，則第三個觸發(fā)器切換。同樣，如果所有三個Q1、Q2、Q3 都為高電平，則Q4將切換。這樣，再次達(dá)到零后，三個觸發(fā)器切換到邏輯低電平，即0000并再次開始計數(shù)。

4位遞增同步計數(shù)器時序圖如下所示：

2、4位同步遞減計數(shù)器

遞減同步計數(shù)器按遞減順序計算數(shù)字，類似于遞增計數(shù)器，不同的是減少其計數(shù)。所以JK觸發(fā)器的輸入連接到反相Q(Q')。下圖所示的4位遞減計數(shù)器是使用JK觸發(fā)器設(shè)計的。相同的外部時鐘脈沖連接到所有觸發(fā)器，如下所示：

由于計數(shù)器必須對序列進行倒計時，因此最初所有輸入都將處于高電平狀態(tài)，因為它們必須對序列進行倒計時。它將以1111開始并以0000結(jié)束，類似于遞增計數(shù)器。

在遞減計數(shù)器中，應(yīng)該記住，只有當(dāng)前觸發(fā)器在其輸出端產(chǎn)生低邏輯時，前觸發(fā)器才會切換。

3、4位同步加/減計數(shù)器

將上述兩個計數(shù)器合在一起在稱為同步加/減計數(shù)器，這可以從它的輸入中選擇。帶有JK觸發(fā)器的加/減同步計數(shù)器的設(shè)計如下所示：

加/減計數(shù)器是通過2輸入AND門具有“加”和“減”計數(shù)模式，用于檢測計數(shù)操作的適當(dāng)位數(shù)條件。OR門用于組合來自每個JK觸發(fā)器的ADN門的輸出。

這里還提供了一條上/下控制線，它使上或下系列AND門能夠?qū)K觸發(fā)器Q 、 Q' 的輸出傳遞到級聯(lián)布置中的下一級觸發(fā)器。如果向上/向下控制線設(shè)置為高電平，則頂部與門處于啟用狀態(tài)，電路充當(dāng)向上計數(shù)器。如果向上/向下控制線設(shè)置為低電平，則底部與門處于啟用狀態(tài)，電路充當(dāng)向下計數(shù)器。

主要應(yīng)用

同步計數(shù)器的應(yīng)用包括以下幾個方面，簡單列舉下：

機器的運動控制

電機轉(zhuǎn)速計數(shù)器

旋轉(zhuǎn)軸編碼器

脈沖發(fā)生器

數(shù)碼時鐘

報警系統(tǒng)

數(shù)字手表

其中，最常見和眾所周知的應(yīng)用是機器運動控制，即旋轉(zhuǎn)軸編碼器將機械脈沖轉(zhuǎn)換為電脈沖的過程。這些脈沖將作為加/減計數(shù)器的時鐘輸入，并啟動電路運動。其典型的電路如下：

該電路由光電晶體管或光傳感器和連接到轉(zhuǎn)子軸的LED組成。這種安排連接到加/減同步計數(shù)器。當(dāng)機器開始移動時，它通過連接和干擾(接通和斷開)光傳感器和LED之間的光束來轉(zhuǎn)動編碼器軸。

通過這種運動，轉(zhuǎn)子產(chǎn)生時鐘脈沖以增加向上/向下計數(shù)器電路的計數(shù)。因此，計數(shù)器會降低軸的運動并給出轉(zhuǎn)子移動了多少距離的值。

為了計算轉(zhuǎn)子軸的運動，這里通過沿一個方向移動軸來增加計數(shù)，并通過沿另一個方向移動來減少計數(shù)。因此，還使用了編碼器/解碼器電路來區(qū)分運動方向。

優(yōu)缺點

同步計數(shù)器的優(yōu)點包括以下幾點內(nèi)容：

與異步計數(shù)器相比，設(shè)計簡單。

可以同時工作。

基本上沒有傳播延遲。

計數(shù)系列通過邏輯門控制。

更快的操作。

同步計數(shù)器的主要缺點是，它需要大量額外的邏輯來執(zhí)行：

所有觸發(fā)器都通過單個或公共CLK信號驅(qū)動。

需要大型組件和電路。

使用復(fù)雜的邏輯電路和比較多的狀態(tài)。

總結(jié)

以上就是同步計數(shù)器電路、類型及工作原理等相關(guān)內(nèi)容的介紹。不難發(fā)現(xiàn)，與異步計數(shù)器相比，同步計數(shù)器電路設(shè)計非常簡單。更重要的是，所有觸發(fā)器的CLK 輸入都以相同的CLK信號相互計時，因此所有輸出狀態(tài)將同時改變或切換。

目前，同步計數(shù)器在數(shù)字電子電路中應(yīng)用非常廣泛，其特點是大大提高了計數(shù)器工作頻率，可以高效的實現(xiàn)數(shù)字測量、邏輯運算和機電控制。