磁環(huán)的選型有哪些注意事項

一、對于一個部件，比如射頻功放，供電是直流48V，其他的接口都是信號的輸入/輸出/控制等，像這類的部件需要單獨進行EMC要求嗎，如果要測試EMC，一般測哪些項，需要放在整機上測試嗎?

答：如果能自成系統(tǒng)，有封閉的外殼，獨立完成功能，就需要測試EMC;48VDC輸入，一般要測試CE;正常應(yīng)用，如果手能接觸到，需要測試ESD;射頻功放看應(yīng)用到什么領(lǐng)域，每個領(lǐng)域有對應(yīng)標準; 比如：信息技術(shù)類設(shè)備，需要測試RE、CE、ESD、RS、EFT、SURGE、CS、PMS、DIP;軍用設(shè)備，需要按照GJB151B-2013對應(yīng)領(lǐng)域，有不同測試項目，常規(guī)RE102、CE102、CS112、CS114、CS115、CS116、RS103;

二、一款控制器，除了電源和CAN通訊模塊其余全是信號采集，工作電流100mA，在做傳導(dǎo)發(fā)射電流法時總是超標，當(dāng)控制器不接地時發(fā)射有顯著改善，這種情況作何解釋?(在控制器接地時，電流鉗只夾電源線時是不超標的。)

答：傳導(dǎo)電流法測試不接地時候顯著改善這種情況我們也經(jīng)常碰到，因為驅(qū)動超標的是共模電流源，產(chǎn)品不接地后電流的回路阻抗變大了，但如果激勵源電壓還是一樣時候，按最簡單的電路算法，回路電流自然會變小，如下圖所示。但是通常噪聲也不會全部消失，因為就高頻而言，EUT對地還是有分布電容寄生參數(shù)的。

只測試電源線不超，說明主要的問題可能在信號采集線或者CAN上，一般來說，控制器產(chǎn)品信號線電流法會PCB內(nèi)的開關(guān)電源噪聲最為敏感，耦合到信號線上的方式以傳導(dǎo)為主，特別是電源地噪聲。最好的處理方式就是在靠近接口連接器的位置增加濾波電路。

三、在EFT整改中，通常在注入端口的線上套磁環(huán)：

1)請問磁環(huán)的選型有哪些注意事項?

答：磁環(huán)磁芯材料選型需要依據(jù)前面我們在部分學(xué)員的問題答疑中給出的內(nèi)容來判斷。EFT干擾的頻譜特征比較寬，但主要能量頻譜都集中在幾十M以下，因此你需要選擇在這個頻率段有比較好阻抗性能的磁芯。

但是這個頻率段比較尷尬，其實錳鋅材質(zhì)也行，鎳鋅材質(zhì)也可以，也可以是別的復(fù)合材質(zhì)，如果廠家能給出下面類似的表格或圖形，選擇起來可能就容易多了。

2)是直接套的效果好，還是將線在磁環(huán)上饒幾圈的效果好?

肯定是要套幾圈的，用磁環(huán)不饒幾圈就是對濾波資源的變相浪費。下圖兩幅圖中，第一個圖形給出了磁環(huán)繞圈獲得阻抗值的計算方法，顯然增加圈數(shù)，磁環(huán)阻抗是以平方單位增加的;此外阻抗還和磁環(huán)的尺寸有關(guān)，也就變相回答了上面的問題，選型除了材料因素外，磁環(huán)盡可能選大個的。第二個圖形則直觀的告訴你圈數(shù)和阻抗的關(guān)系，注意饒制過于密集時，會因為分布參數(shù)(線間寄生電容)的原因，高頻阻抗下降。

四、數(shù)字地和模擬地：A/D芯片【放在完整平面】和【又要同時放在兩端】怎么理解?

答：第一幅圖講的是，如果在PCB布局布線設(shè)計時，Layout工程師如果能做到模擬區(qū)域和數(shù)字區(qū)域的嚴格區(qū)分(含器件布局和PCB走線)，依據(jù)高速信號電流的鏡像回路理論，數(shù)字電路的回流電流就不會耦合如模擬區(qū)域的地平面上，此時我們可以PCB板不做數(shù)字地與模擬地的物理分割，而是采用完整的GND平面設(shè)計方式;

第二幅圖講的是，如果是某些高敏感度的模擬信號處理，AD芯片的信號分類也非常清晰，那么此時就可以采用單點連接的地分割設(shè)計方案，PCB匯接點可以設(shè)計在芯片附近區(qū)域。

五、數(shù)字電路和功率地：功率電路和MOS管腳在GND地采取單點連接。這種情況不會出現(xiàn)共地阻抗干擾的情況么，理由是?

答：單點連接的原理如下圖所示，我們說過電流一定要走loop形式構(gòu)成環(huán)路才能符合我們說的電路電流基本定律，兩個電路之間只有一個共地點，那么也就是公共電位參考點，因此就不會互相構(gòu)成影響。

審核編輯：湯梓紅