耦合、退耦、上拉、下拉的作用

耦合與退耦

耦合：指信號由第一級向第二級傳遞的過程，一般不加注明時(shí)往往是指交流耦合。

退耦：是指對電源采取進(jìn)一步的濾波措施，去除兩級間信號通過電源互相干擾的影響。耦合常數(shù)是指耦合電容值與第二級輸入阻抗值乘積對應(yīng)的時(shí)間常數(shù)。

退耦有三個(gè)目的

1、將電源中的高頻紋波去除，將多級放大器的高頻信號通過電源相互串?dāng)_的通路切斷。

2、大信號工作時(shí)，電路對電源需求加大，引起電源波動(dòng)，通過退耦降低大信號時(shí)電源波動(dòng)對輸入級/高電壓增益級的影響。

3、形成懸浮地或是懸浮電源，在復(fù)雜的系統(tǒng)中完成各部分地線或是電源的協(xié)調(diào)匹配。

有源器件在開關(guān)時(shí)產(chǎn)生的高頻開關(guān)噪聲將沿著電源線傳播。去耦電容的主要功能就是提供一個(gè)局部的直流電源給有源器件，以減少開關(guān)噪聲在板上的傳播和將噪聲引導(dǎo)到地。

(摘引自倫德全《電路板級的電磁兼容設(shè)計(jì)》一文，該論文對噪聲耦和路徑、去耦電容和旁路電容的使用都講得不錯(cuò)。請參閱。)

干擾的耦合方式

干擾源產(chǎn)生的干擾信號是通過一定的耦合通道對電控系統(tǒng)發(fā)生電磁干擾作用的。干擾的耦合方式無非是通過導(dǎo)線、空間、公共線等作用在電控系統(tǒng)上。分析下來主要有以下幾種：

直接耦合

這是干擾侵入最直接的方式，也是系統(tǒng)中存在最普遍的一種方式。如干擾信號通過導(dǎo)線直接侵入系統(tǒng)而造成對系統(tǒng)的干擾。對這種耦合方式，可采用濾波去耦的方法有效地抑制電磁干擾信號的傳入。

公共阻抗耦合

這也是常見的一種耦合方式。常發(fā)生在兩個(gè)電路的電流有共同通路的情況。公共阻抗耦合有公共地和電源阻抗兩種。防止這種耦合應(yīng)使耦合阻抗趨近于零、使干擾源和被干擾對象間沒有公共阻抗。

電容耦合

又稱電場耦合或靜電耦合，是由于分布電容的存在而產(chǎn)生的一種耦合方式。

電磁感應(yīng)耦合

又稱磁場耦合。是由于內(nèi)部或外部空間電磁場感應(yīng)的一種耦合方式，防止這種耦合的常用方法是對容易受干擾的器件或電路加以屏蔽。

輻射耦合

電磁場的輻射也會(huì)造成干擾耦合，是一種無規(guī)則的干擾。 這種干擾很容易通過電源線傳到系統(tǒng)中去。 另當(dāng)信號傳輸線較長時(shí)，它們能輻射干擾波和接收干擾波，稱為大線效應(yīng)。

漏電耦合

所謂漏電耦合就是電阻性耦合，這種干擾常在絕緣降低時(shí)發(fā)生。

電容的選擇

去耦電容一般容量比較大，也就是避免噪聲耦合到其他部分的意思;旁路電容容量小，提供低阻抗的噪聲回流路徑。其實(shí)這種說法也可以算沒有什么大錯(cuò)誤，其實(shí)decouple和bypass從根本上來說沒有任何區(qū)別，兩者在稱謂上可以互換。兩者的作用低俗一點(diǎn)說：當(dāng)電源用。

所謂噪聲其實(shí)就是電源的波動(dòng)，電源波動(dòng)來自于兩個(gè)方面：電源本身的波動(dòng)，負(fù)載對電流需求變化和電源系統(tǒng)相應(yīng)能力的差別帶來的電壓波動(dòng)。而去耦和旁路電容都是相對負(fù)載變化引起的噪聲來說。所以他們兩個(gè)沒有必要做區(qū)分。

而且實(shí)際上電容值的大小，數(shù)量也是有理論根據(jù)可循的，如果隨意選擇，可能會(huì)在某些情況下遇到去耦電容(旁路)和分布參數(shù)發(fā)生自激振蕩的情況。所以真正意義上的去耦和旁路都是根據(jù)負(fù)載和供電系統(tǒng)的實(shí)際情況來說的。沒有必要去做區(qū)分，也沒有本質(zhì)區(qū)別。

電容是板卡設(shè)計(jì)中必用的元件，其品質(zhì)的好壞已經(jīng)成為我們判斷板卡質(zhì)量的一個(gè)很重要的方面。

電容的功能和表示方法

由兩個(gè)金屬極，中間夾有絕緣介質(zhì)構(gòu)成。電容的特性主要是隔直流通交流，因此多用于級間耦合、濾波、去耦、旁路及信號調(diào)諧。電容在電路中用“C”加數(shù)字表示，比如C8，表示在電路中編號為8的電容。

電容的分類

電容按介質(zhì)不同分為：氣體介質(zhì)電容，液體介質(zhì)電容，無機(jī)固體介質(zhì)電容，有機(jī)固體介質(zhì)電容電解電容。

按極性分為：有極性電容和無極性電容。

按結(jié)構(gòu)可分為：固定電容，可變電容，微調(diào)電容。

電容的容量

電容容量表示能貯存電能的大小。電容對交流信號的阻礙作用稱為容抗，容抗與交流信號的頻率和電容量有關(guān)，容抗XC=1/2πf c (f表示交流信號的頻率，C表示電容容量)。

電容的容量單位和耐壓

電容的基本單位是F(法)，其它單位還有：毫法(mF)、微法(uF)、納法(nF)、皮法(pF)。由于單位F 的容量太大，所以我們看到的一般都是μF、nF、pF的單位。換算關(guān)系：1F=1000000μF，1μF=1000nF=1000000pF。每一個(gè)電容都有它的耐壓值，用V表示。

一般無極電容的標(biāo)稱耐壓值比較高有：63V、100V、160V、250V、400V、600V、1000V等。有極電容的耐壓相對比較低，一般標(biāo)稱耐壓值有：4V、6.3V、10V、16V、25V、35V、50V、63V、80V、100V、220V、400V等。

電容的標(biāo)注方法和容量誤差

電容的標(biāo)注方法分為：直標(biāo)法、色標(biāo)法和數(shù)標(biāo)法。對于體積比較大的電容，多采用直標(biāo)法。如果是0.005，表示0.005uF=5nF。如果是5n，那就表示的是5nF。

數(shù)標(biāo)法：一般用三位數(shù)字表示容量大小，前兩位表示有效數(shù)字，第三位數(shù)字是10的多少次方。如：102表示10x10x10 PF=1000PF，203表示20x10x10x10 PF。nn色標(biāo)法，沿電容引線方向，用不同的顏色表示不同的數(shù)字，第一、二種環(huán)表示電容量，第三種顏色表示有效數(shù)字后零的個(gè)數(shù)(單位為pF)。顏色代表的數(shù)值為：黑=0、棕=1、紅=2、橙=3、黃=4、綠=5、藍(lán)=6、紫=7、灰=8、白=9。

電容容量誤差用符號F、G、J、K、L、M來表示，允許誤差分別對應(yīng)為±1%、±2%、±5%、±10%、±15%、±20%。

電容的正負(fù)極區(qū)分和測量

電容上面有標(biāo)志的黑塊為負(fù)極。在PCB上電容位置上有兩個(gè)半圓，涂顏色的半圓對應(yīng)的引腳為負(fù)極。也有用引腳長短來區(qū)別正負(fù)極長腳為正，短腳為負(fù)。

當(dāng)我們不知道電容的正負(fù)極時(shí)，可以用萬用表來測量。電容兩極之間的介質(zhì)并不是絕對的絕緣體，它的電阻也不是無限大，而是一個(gè)有限的數(shù)值，一般在1000兆歐以上。電容兩極之間的電阻叫做絕緣電阻或漏電電阻。只有電解電容的正極接電源正(電阻擋時(shí)的黑表筆)，負(fù)端接電源負(fù)(電阻擋時(shí)的紅表筆)時(shí)，電解電容的漏電流才小(漏電阻大)。反之，則電解電容的漏電流增加(漏電阻減小)。

這樣，我們先假定某極為“+”極，萬用表選用R*100或R*1K擋，然后將假定的“+”極與萬用表的黑表筆相接，另一電極與萬用表的紅表筆相接，記下表針停止的刻度(表針靠左阻值大)，對于數(shù)字萬用表來說可以直接讀出讀數(shù)。然后將電容放電(兩根引線碰一下)，然后兩只表筆對調(diào)，重新進(jìn)行測量。兩次測量中，表針最后停留的位置靠左(或阻值大)的那次，黑表筆接的就是電解電容的正極。

電容使用的一些經(jīng)驗(yàn)及四個(gè)誤區(qū)

一些經(jīng)驗(yàn)

在電路中不能確定線路的極性時(shí)，建議使用無極電解電容。通過電解電容的紋波電流不能超過其充許范圍。如超過了規(guī)定值，需選用耐大紋波電流的電容。電容的工作電壓不能超過其額定電壓。在進(jìn)行電容的焊接的時(shí)候，電烙鐵應(yīng)與電容的塑料外殼保持一定的距離，以防止過熱造成塑料套管破裂。并且焊接時(shí)間不應(yīng)超過10秒，焊接溫度不應(yīng)超過260攝氏度。

四個(gè)誤區(qū)

(1)電容容量越大越好。

很多人在電容的替換中往往愛用大容量的電容。我們知道雖然電容越大，為IC提供的電流補(bǔ)償?shù)哪芰υ綇?qiáng)。且不說電容容量的增大帶來的體積變大，增加成本的同時(shí)還影響空氣流動(dòng)和散熱。關(guān)鍵在于電容上存在寄生電感，電容放電回路會(huì)在某個(gè)頻點(diǎn)上發(fā)生諧振。

在諧振點(diǎn)，電容的阻抗小。因此放電回路的阻抗最小，補(bǔ)充能量的效果也最好。但當(dāng)頻率超過諧振點(diǎn)時(shí)，放電回路的阻抗開始增加，電容提供電流能力便開始下降。電容的容值越大，諧振頻率越低，電容能有效補(bǔ)償電流的頻率范圍也越小。從保證電容提供高頻電流的能力的角度來說，電容越大越好的觀點(diǎn)是錯(cuò)誤的，一般的電路設(shè)計(jì)中都有一個(gè)參考值的。

(2)同樣容量的電容，并聯(lián)越多的小電容越好。

耐壓值、耐溫值、容值、ESR(等效電阻)等是電容的幾個(gè)重要參數(shù)，對于ESR自然是越低越好。ESR與電容的容量、頻率、電壓、溫度等都有關(guān)系。當(dāng)電壓固定時(shí)候，容量越大，ESR越低。在板卡計(jì)中采用多個(gè)小電容并連多是出與PCB空間的限制，這樣有的人就認(rèn)為，越多的并聯(lián)小電阻，ESR越低，效果越好。理論上是如此，但是要考慮到電容接腳焊點(diǎn)的阻抗，采用多個(gè)小電容并聯(lián)，效果并不一定突出。

(3)ESR越低，效果越好。

結(jié)合我們上面的提高的供電電路來說，對于輸入電容來說，輸入電容的容量要大一點(diǎn)。相對容量的要求，對ESR的要求可以適當(dāng)?shù)慕档?。因?yàn)檩斎腚娙葜饕悄蛪?，其次是吸?a href="http://www.ttokpm.com/tags/mosfet/" target="_blank">MOSFET的開關(guān)脈沖。對于輸出電容來說，耐壓的要求和容量可以適當(dāng)?shù)慕档鸵稽c(diǎn)。

ESR的要求則高一點(diǎn)，因?yàn)檫@里要保證的是足夠的電流通過量。但這里要注意的是ESR并不是越低越好，低ESR電容會(huì)引起開關(guān)電路振蕩。而消振電路復(fù)雜同時(shí)會(huì)導(dǎo)致成本的增加。板卡設(shè)計(jì)中，這里一般有一個(gè)參考值，此作為元件選用參數(shù)，避免消振電路而導(dǎo)致成本的增加。

(4)好電容代表著高品質(zhì)

“唯電容論”曾經(jīng)盛極一時(shí)，一些廠商和媒體也刻意的把這個(gè)事情做成一個(gè)賣點(diǎn)。在板卡設(shè)計(jì)中，電路設(shè)計(jì)水平是關(guān)鍵。和有的廠商可以用兩相供電做出比一些廠商采用四相供電更穩(wěn)定的產(chǎn)品一樣，一味的采用高價(jià)電容，不一定能做出好產(chǎn)品。衡量一個(gè)產(chǎn)品，一定要全方位多角度的去考慮，切不可把電容的作用有意無意的夸大。

上拉與下拉

上拉電阻

? 當(dāng)TTL電路驅(qū)動(dòng)CMOS電路時(shí)，如果TTL電路輸出的高電平低于CMOS電路的最低高電平(一般為3.5V)，這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

? OC門電路必須加上拉電阻，才能使用。

? 為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。

? 在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。

? 芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強(qiáng)抗干擾能力。

? 提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

? 長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

上拉電阻阻值的選擇原則

從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大;電阻大，電流小。

從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小;電阻小，電流大。

對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮。

以上三點(diǎn)，通常在1k到10k之間選取，對下拉電阻也有類似道理。

選擇上拉電阻和下拉電阻的主要考慮因素

對上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個(gè)因素：

驅(qū)動(dòng)能力與功耗的平衡

以上拉電阻為例，一般地說，上拉電阻越小，驅(qū)動(dòng)能力越強(qiáng)，但功耗越大，設(shè)計(jì)是應(yīng)注意兩者之間的均衡。

下級電路的驅(qū)動(dòng)需求

同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開關(guān)管斷開，上拉電阻應(yīng)適當(dāng)選擇以能夠向下級電路提供足夠的電流。

高低電平的設(shè)定

不同電路的高低電平的門檻電平會(huì)有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時(shí)，開關(guān)管導(dǎo)通，上拉電阻和開關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門檻之下。

頻率特性以上拉電阻為例，上拉電阻和開關(guān)管漏源級之間的電容和下級電路之間的輸入電容會(huì)形成RC延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。

下拉電阻的設(shè)定的原則和上拉電阻是一樣的。

舉例說明

OC門輸出高電平時(shí)是一個(gè)高阻態(tài)，其上拉電流要由上拉電阻來提供，設(shè)輸入端每端口不大于100uA，設(shè)輸出口驅(qū)動(dòng)電流約500uA，標(biāo)準(zhǔn)工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平)，2V(高電平門限值)。

選上拉電阻時(shí)：500uA x 8.4K= 4.2即選大于8.4K時(shí)輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅(qū)動(dòng)電流較大，則阻值可減小，保證下拉時(shí)能低于0.8V即可。

當(dāng)輸出高電平時(shí)，忽略管子的漏電流，兩輸入口需200uA，200uA x15K=3V即上拉電阻壓降為3V，輸出口可達(dá)到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。

設(shè)計(jì)時(shí)管子的漏電流不可忽略，IO口實(shí)際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時(shí)要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了(否則多余的電流喂給了級聯(lián)的輸入口，高于低電平門限值就不可靠了)。

審核編輯：湯梓紅