0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

新思科技推出硬件仿真與原型驗(yàn)證統(tǒng)一系統(tǒng)

新思科技 ? 來源:新思科技 ? 作者:新思科技 ? 2022-09-29 09:44 ? 次閱讀

新思科技新一代Zebu EP1系統(tǒng)提供靈活的容量,既可為硬件驗(yàn)證提供更快的編譯,又可為軟件開發(fā)提供更佳的性能。

新思科技(Synopsys)近日宣布推出業(yè)內(nèi)首款基于其ZeBu EP1硬件仿真系統(tǒng)的硬件仿真與原型驗(yàn)證統(tǒng)一硬件系統(tǒng),致力于為SoC驗(yàn)證和前期軟件開發(fā)提供更高水平的性能和靈活性。新思科技ZeBu EP1是業(yè)內(nèi)領(lǐng)先的十億門級(jí)硬件仿真系統(tǒng),添加原型驗(yàn)證功能后,客戶可借助此單一硬件系統(tǒng)滿足整個(gè)芯片開發(fā)周期的驗(yàn)證需求。

隨著軟件內(nèi)容和硬件復(fù)雜性的持續(xù)增加,SoC開發(fā)團(tuán)隊(duì)一直在尋求更高、更快的仿真與原型驗(yàn)證能力,以實(shí)現(xiàn)硬件驗(yàn)證和軟件開發(fā)目標(biāo)。新思科技ZeBu EP1系統(tǒng)是硬件驗(yàn)證領(lǐng)域的一次重大突破性創(chuàng)新,它提供了一個(gè)支持硬件仿真和原型驗(yàn)證的單一系統(tǒng),能夠?qū)崿F(xiàn)更高的性能和更快的仿真編譯時(shí)間。借助新思科技ZeBu EP1系統(tǒng),多家業(yè)界領(lǐng)先的公司實(shí)現(xiàn)了19-MHz硬件仿真和100-MHz原型驗(yàn)證時(shí)鐘性能,以確保在流片前就能夠運(yùn)行大量的軟件,從而加快項(xiàng)目進(jìn)度。

Rohit Vora

系統(tǒng)設(shè)計(jì)事業(yè)部研發(fā)高級(jí)副總裁

新思科技

硬件仿真與原型驗(yàn)證統(tǒng)一系統(tǒng)優(yōu)勢(shì)

硬件驗(yàn)證團(tuán)隊(duì)需要硬件仿真系統(tǒng)加快SoC設(shè)計(jì)的驗(yàn)證,而軟件開發(fā)團(tuán)隊(duì)則需要通過原型驗(yàn)證技術(shù)實(shí)現(xiàn)更高的性能。然而,對(duì)于芯片和系統(tǒng)開發(fā)團(tuán)隊(duì)來說,預(yù)先確定硬件仿真和原型驗(yàn)證的硬件容量的最佳平衡是長(zhǎng)久以來的挑戰(zhàn)。新思科技新一代ZeBu EP1系統(tǒng)具有靈活的硬件功能,可以輕松解決以上難題。因此,開發(fā)團(tuán)隊(duì)將不再受固定硬件的限制,可以根據(jù)自身的硬件驗(yàn)證和軟件開發(fā)需求,來決定如何以及何時(shí)在硬件仿真和原型驗(yàn)證功能之間進(jìn)行切換,而不是必須在早期預(yù)估每種資源的潛在用量。

該統(tǒng)一硬件系統(tǒng)提供了一個(gè)易于啟動(dòng)的高性能硬件仿真流程,并支持完整的調(diào)試可見性。驗(yàn)證和軟件開發(fā)團(tuán)隊(duì)可以借助ZeBu EP1系統(tǒng)的原型驗(yàn)證流程,以盡可能高的性能針對(duì)真實(shí)世界的接口進(jìn)行驗(yàn)證。此外,得益于新思科技創(chuàng)新的快速編譯技術(shù),與上一代編譯技術(shù)相比,該統(tǒng)一硬件系統(tǒng)可將編譯時(shí)間縮短3倍。

基于ZeBu EP1的新思科技協(xié)議解決方案通過以下方式提供了廣泛的連接選項(xiàng),不僅能夠執(zhí)行復(fù)雜的軟件堆棧,并且能夠支持諸多先進(jìn)的接口協(xié)議,包括PCI Express (PCIe) 5.0/6.0、USB 4、HBM3和Universal Chiplet Interconnect Express (UCIe):

與協(xié)議接口卡的高速連接

協(xié)議事務(wù)處理器(Transactors),包括用于虛擬接口連接的虛擬測(cè)試儀

用于在線硬件仿真(ICE)的速度適配器

新思科技IP原型設(shè)計(jì)套件,用于快速的IP集成、軟件開發(fā)和系統(tǒng)驗(yàn)證

結(jié)合新思科技Virtualizer虛擬原型設(shè)計(jì)工具,軟件開發(fā)者可使用統(tǒng)一的硬件進(jìn)行混合仿真與原型驗(yàn)證,從而能夠?yàn)檐浖_發(fā)和測(cè)試提供一個(gè)快速的硬件目標(biāo)。

行業(yè)領(lǐng)袖洞見

計(jì)算正在變得越來越復(fù)雜,我們必須攜手應(yīng)對(duì)硬件和軟件的挑戰(zhàn),為創(chuàng)新之路創(chuàng)造更好的條件。隨著越來越多的基于Arm架構(gòu)的軟件密集型應(yīng)用在移動(dòng)圖形、汽車、5G和高性能計(jì)算(HPC)等領(lǐng)域中進(jìn)行開發(fā),對(duì)于硬件仿真和原型驗(yàn)證能力的需求也持續(xù)增長(zhǎng)。新思科技ZeBu EP1系統(tǒng)通過提供性能卓越、功能靈活的統(tǒng)一硬件,能夠滿足更多驗(yàn)證周期的需求。

Tran Nguyen

設(shè)計(jì)服務(wù)高級(jí)總監(jiān)

Arm

新思科技持續(xù)對(duì)其驗(yàn)證硬件系列產(chǎn)品進(jìn)行創(chuàng)新,并推出了全新一代新思科技ZeBu EP1系統(tǒng),這是業(yè)界首個(gè)用于擴(kuò)展硬件仿真和原型驗(yàn)證功能的統(tǒng)一硬件。隨著英偉達(dá)不斷加快在GPU、AIADAS等計(jì)算密集型領(lǐng)域的創(chuàng)新步伐,我們與新思科技的長(zhǎng)期合作使得我們能夠滿足目前乃至未來的芯片設(shè)計(jì)的驗(yàn)證需求。

Narendra Konda

硬件工程副總裁

英偉達(dá)

新思科技新一代ZeBu EP1系統(tǒng)現(xiàn)已上市。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 新思科技
    +關(guān)注

    關(guān)注

    5

    文章

    775

    瀏覽量

    50191
  • 硬件系統(tǒng)
    +關(guān)注

    關(guān)注

    0

    文章

    48

    瀏覽量

    11300
  • 硬件仿真
    +關(guān)注

    關(guān)注

    1

    文章

    30

    瀏覽量

    19273

原文標(biāo)題:新思科技推出業(yè)界首款硬件仿真與原型驗(yàn)證統(tǒng)一系統(tǒng),持續(xù)引領(lǐng)軟硬件驗(yàn)證創(chuàng)新

文章出處:【微信號(hào):Synopsys_CN,微信公眾號(hào):新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    我們需要怎樣的硬件驗(yàn)證產(chǎn)品

    如前文《硬件仿真會(huì)不會(huì)取代軟件仿真》所述:現(xiàn)階段在芯片規(guī)模越發(fā)龐大的趨勢(shì)下,在綜合考慮容量、人力、周期等等因素下,硬件仿真已經(jīng)是
    的頭像 發(fā)表于 08-26 15:36 ?191次閱讀
    我們需要怎樣的<b class='flag-5'>硬件</b><b class='flag-5'>驗(yàn)證</b>產(chǎn)品

    思科技PCIe 7.0驗(yàn)證IP(VIP)的特性

    在近期的博文《新思科技率先推出PCIe 7.0 IP解決方案,加速HPC和AI等萬億參數(shù)領(lǐng)域的芯片設(shè)計(jì)》中,新思科技宣布推出綜合全面的PCIe Express Gen 7(PCIe 7
    的頭像 發(fā)表于 07-24 10:11 ?339次閱讀
    新<b class='flag-5'>思科</b>技PCIe 7.0<b class='flag-5'>驗(yàn)證</b>IP(VIP)的特性

    龍芯CPU統(tǒng)一系統(tǒng)架構(gòu)規(guī)范及參考設(shè)計(jì)下載

    *附件:LoongArch 系統(tǒng)調(diào)用(syscall)ABI.pdf *附件:龍芯 CPU 統(tǒng)一系統(tǒng)架構(gòu)規(guī)范(適用于 LA 架構(gòu)通用 PC、服務(wù)器系列)-v4.1.0.pdf *附件:龍芯CPU統(tǒng)一系統(tǒng)
    發(fā)表于 06-20 14:42

    西門子數(shù)字化工業(yè)軟件推出Veloce CS硬件輔助驗(yàn)證和確認(rèn)系統(tǒng)

    創(chuàng)新的 Veloce CS 架構(gòu)整合了硬件加速仿真、企業(yè)原型驗(yàn)證和軟件原型驗(yàn)證,將
    的頭像 發(fā)表于 05-08 14:28 ?516次閱讀

    思科技為AMBA CHI-G協(xié)議量身定制一系列AMBA協(xié)議解決方案

    思科技提供了一系列AMBA協(xié)議解決方案,用于早期建模、設(shè)計(jì)、實(shí)現(xiàn)、驗(yàn)證、確認(rèn)和系統(tǒng)成型。
    的頭像 發(fā)表于 04-30 17:20 ?577次閱讀

    fpga原型驗(yàn)證平臺(tái)與硬件仿真器的區(qū)別

    FPGA原型驗(yàn)證平臺(tái)與硬件仿真器在芯片設(shè)計(jì)和驗(yàn)證過程中各自發(fā)揮著獨(dú)特的作用,它們之間存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-15 15:07 ?838次閱讀

    fpga原型驗(yàn)證流程

    FPGA原型驗(yàn)證流程是確保FPGA(現(xiàn)場(chǎng)可編程門陣列)設(shè)計(jì)正確性和功能性的關(guān)鍵步驟。它涵蓋了從設(shè)計(jì)實(shí)現(xiàn)到功能驗(yàn)證的整個(gè)過程,是FPGA開發(fā)流程中不可或缺的環(huán)。
    的頭像 發(fā)表于 03-15 15:05 ?1153次閱讀

    快速控制原型RCP與硬件在環(huán)仿真HIL該如何區(qū)分呢?

    控制器軟件開發(fā)的V流程中,有兩個(gè)需要通過實(shí)時(shí)仿真完成的重要環(huán)節(jié),即快速控制原型(RCP)與硬件在環(huán)仿真(HIL)。
    的頭像 發(fā)表于 02-23 10:32 ?896次閱讀
    快速控制<b class='flag-5'>原型</b>RCP與<b class='flag-5'>硬件</b>在環(huán)<b class='flag-5'>仿真</b>HIL該如何區(qū)分呢?

    湯谷智能發(fā)布全棧RISC-V硬件仿真加速系統(tǒng)方案

    面向高性能計(jì)算、IoT、無線接入、音頻、多媒體、消費(fèi)類電子、邊緣計(jì)算等迅速擴(kuò)展的RISC-V使用場(chǎng)景,湯谷智能發(fā)布了基于自研Logic Giant原型驗(yàn)證硬件平臺(tái)的全棧RISC-V硬件
    的頭像 發(fā)表于 01-25 10:29 ?1151次閱讀
    湯谷智能發(fā)布全棧RISC-V<b class='flag-5'>硬件</b><b class='flag-5'>仿真</b>加速<b class='flag-5'>系統(tǒng)</b>方案

    詳解快速控制原型RCP與硬件在環(huán)仿真HIL

    控制器軟件開發(fā)的V流程中,有兩個(gè)需要通過實(shí)時(shí)仿真完成的重要環(huán)節(jié),即快速控制原型(RCP)與硬件在環(huán)仿真(HIL)。
    的頭像 發(fā)表于 01-19 13:41 ?1020次閱讀
    詳解快速控制<b class='flag-5'>原型</b>RCP與<b class='flag-5'>硬件</b>在環(huán)<b class='flag-5'>仿真</b>HIL

    什么是FPGA原型驗(yàn)證?FPGA原型設(shè)計(jì)的好處是什么?

    FPGA原型設(shè)計(jì)是種成熟的技術(shù),用于通過將RTL移植到現(xiàn)場(chǎng)可編程門陣列(FPGA)來驗(yàn)證專門應(yīng)用的集成電路(ASIC),專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)和片上系統(tǒng)(SoC)的功能和性能。
    發(fā)表于 01-12 16:13 ?924次閱讀

    面向系統(tǒng)級(jí)芯片驗(yàn)證硬件平臺(tái)介紹

    當(dāng)設(shè)計(jì)的規(guī)模動(dòng)輒幾十億門,系統(tǒng)驗(yàn)證時(shí)間不斷的增加,硬件驗(yàn)證系統(tǒng)幾乎是驗(yàn)證工程師不可或缺的利器,因此對(duì)高性能
    的頭像 發(fā)表于 01-05 10:06 ?624次閱讀

    統(tǒng)一系統(tǒng)脆弱性管理平臺(tái):七大功能和漏洞說“拜拜”

    是采用多租戶管理:不同租戶間能設(shè)置符合各租戶自身特點(diǎn)的漏洞掃描策略,并只能查看當(dāng)前租戶的漏洞分別情況;平臺(tái)管理員能進(jìn)行全局統(tǒng)一系統(tǒng)脆弱性管理和監(jiān)控;
    的頭像 發(fā)表于 12-21 14:54 ?336次閱讀

    基于FPGA原型設(shè)計(jì)的SoC開發(fā)

    所有形式的原型都為驗(yàn)證硬件設(shè)計(jì)和驗(yàn)證軟件提供了強(qiáng)大的方法,模型或多或少地模仿了目標(biāo)環(huán)境?;贔PGA的原型設(shè)計(jì)在項(xiàng)目的關(guān)鍵后期階段尤其有益。
    發(fā)表于 10-11 12:39 ?649次閱讀
    基于FPGA<b class='flag-5'>原型</b>設(shè)計(jì)的SoC開發(fā)

    Cadence 推出新的系統(tǒng)原型驗(yàn)證流程,將支持范圍擴(kuò)展到 3Dblox 2.0 標(biāo)準(zhǔn)

    平臺(tái)以獨(dú)特的方式將系統(tǒng)規(guī)劃、實(shí)現(xiàn)和系統(tǒng)層級(jí)分析整合成為個(gè)解決方案,實(shí)現(xiàn)無縫的原型驗(yàn)證 ●? 共同客戶可為其 AI、移動(dòng)、5G、超大規(guī)模計(jì)
    的頭像 發(fā)表于 10-08 15:55 ?396次閱讀