職位介紹之硬件工程師

首先，介紹下一個(gè)硬件產(chǎn)品的研發(fā)流程，如下圖所示：

硬件部開發(fā)流程主要分為如下幾個(gè)步驟：

1） 市場(chǎng)調(diào)研：對(duì)即將進(jìn)行的項(xiàng)目，需要進(jìn)行市場(chǎng)調(diào)研。

2） 立項(xiàng)：市場(chǎng)調(diào)研完成后后，首先需要進(jìn)行立項(xiàng)工作。

3） 硬件總體設(shè)計(jì)：項(xiàng)目立項(xiàng)后，需要進(jìn)行硬件總體設(shè)計(jì)。

4） 核心器件的實(shí)驗(yàn)及分模塊的詳細(xì)設(shè)計(jì)

：總體設(shè)計(jì)完成后，需要對(duì)核心器件進(jìn)行實(shí)驗(yàn)并且開始進(jìn)行分模塊的設(shè)計(jì)方案。

5） 電路、程序及外殼設(shè)計(jì)：

核心器件的實(shí)驗(yàn)及分模塊的詳細(xì)設(shè)計(jì)完成后，進(jìn)行電路、程序及外殼設(shè)計(jì)。電路、程序及外殼設(shè)計(jì)按照項(xiàng)目設(shè)。

6） 系統(tǒng)聯(lián)調(diào)：

每個(gè)分塊部分調(diào)試完成后，即可進(jìn)行系統(tǒng)聯(lián)調(diào)。

7） 內(nèi)部審核、項(xiàng)目驗(yàn)收：

系統(tǒng)聯(lián)調(diào)完成后，項(xiàng)目即可進(jìn)行內(nèi)部審核、項(xiàng)目驗(yàn)收。

硬件工程師在研發(fā)團(tuán)隊(duì)中重要的一員，硬件產(chǎn)品的研發(fā)團(tuán)隊(duì)大致組成如下圖所示：

硬件設(shè)計(jì)就是根據(jù)產(chǎn)品經(jīng)理的需求PRS（Product Requirement Specification），在COGS（Cost of Goods Sale）的要求下，利用目前業(yè)界成熟的芯片方案或者技術(shù)，在規(guī)定時(shí)間內(nèi)完成符合：

PRS 功能（Function），性能（perrformance），電源設(shè)計(jì)（power Supply）功耗（power Consumption），散熱（Thermal/Cooling），噪音（Noise）信號(hào)完整性（Signal Integrity），電磁輻射（EMC/EMI），安規(guī)（Safet）器件采購（Component Sourcing），可靠性（Reliability）可測(cè)試性（DFT: design for test），可生產(chǎn)性（DFM：design for manufacture）

崗位職責(zé)

硬件工程工程師的本職工作，如下圖所示：

硬件工程師可以大致分為如下四個(gè)階段：初級(jí)硬件工程師：

在別人的指導(dǎo)下完成階段三、四的部分，這個(gè)是應(yīng)屆畢業(yè)生入職三個(gè)月基本可以達(dá)到。

普通的硬件工程師：

獨(dú)立完成階段三、四的工作，一般工作 1 到 2 年即可。

資深的硬件工程師：

主導(dǎo)完成階段三、四的工作，參與完成階段二總體設(shè)計(jì)的工作。

專家級(jí)硬件工程師：

主導(dǎo)完成階段一、二的工作。

招聘基本要求

1.本科及以上學(xué)歷，通信、電子、計(jì)算機(jī)、自動(dòng)化、信息工程相關(guān)專業(yè)；2.有扎實(shí)的理論基礎(chǔ)和實(shí)際研發(fā)經(jīng)驗(yàn)，熟悉數(shù)字、模擬電路設(shè)計(jì)，參加過電子類設(shè)計(jì)比賽優(yōu)先；3.較強(qiáng)的邏輯思維能力和溝通能力；4、精通至少一種原理圖和 PCB 設(shè)計(jì)的工具；5、熟悉 C 語言和單片機(jī)系統(tǒng)應(yīng)用，有單片機(jī)開發(fā)經(jīng)驗(yàn)優(yōu)先；6、有 FPGA 原理圖和 PCB 設(shè)計(jì)經(jīng)驗(yàn)優(yōu)先。

硬件工程師需具備什么樣的性格？

溝通能力要有邏輯，想法要全面點(diǎn)，這樣才能與其他部門人員好好溝通，說不清會(huì)導(dǎo)致吵架！！在整個(gè)項(xiàng)目研發(fā)團(tuán)隊(duì)中，有兩個(gè)人和所有人打交道，一個(gè)就是項(xiàng)目經(jīng)理，另一個(gè)就是硬件工程師。硬件工程師需要和各種研發(fā)人員打交道 協(xié)調(diào)工作，這也要求硬件工程師具有豐富的知識(shí)面和強(qiáng)大的協(xié)調(diào)能力。

性格溫和因?yàn)槟銜?huì)和所有部門交流，不要拉著臉，也不要命令式的，性格偏激會(huì)導(dǎo)致吵架！！

謙虛謹(jǐn)慎別人的意見即使不采納也要傾聽，然后說出自己的見解與原因，一意孤行會(huì)導(dǎo)致吵架?。?/p>

認(rèn)真仔細(xì)設(shè)計(jì)電路要認(rèn)真仔細(xì)，解 BUG 要認(rèn)真仔細(xì)，因?yàn)橐坏┏鰡栴}這個(gè)責(zé)任只有自己背??！

要有耐心不論是溝通還是解 BUG 還是檢查電路，一定要有耐心！

不會(huì)就問不會(huì)的東西就問，因?yàn)楫a(chǎn)品開發(fā)時(shí)間比較短，不可能給你大把時(shí)間去研究??！

有責(zé)任心對(duì)電路負(fù)責(zé)，對(duì)產(chǎn)品負(fù)責(zé)，對(duì) BUG 負(fù)責(zé)??！

分清主次出了問題要先想怎樣去解決問題，而不是先去追究誰的責(zé)任??！

樂善好學(xué)善于幫助別人，善于學(xué)習(xí)，必須有扎實(shí)的經(jīng)驗(yàn)知識(shí)與理論知識(shí)！！

崗位必備技能

（1）具備具備硬件工程師專業(yè)理論知識(shí)，主要包括電路基礎(chǔ)知識(shí)，模電知識(shí)，數(shù)電知識(shí)，電力電子技術(shù)，EDA 技術(shù)等，專業(yè)基礎(chǔ)知識(shí)扎實(shí)了，設(shè)計(jì)電路才能更得心應(yīng)手。（2）項(xiàng)目設(shè)計(jì)經(jīng)驗(yàn)，硬件工程師更多的是靠后期工作敬業(yè)積累，能夠根據(jù)客戶需求獨(dú)立設(shè)計(jì)功能、性能滿足要求的硬件電路，熟悉整個(gè)項(xiàng)目的架構(gòu)，編寫軟件需求文檔，與軟件工程師對(duì)接。（3）調(diào)試、排故、維修能力，具有獨(dú)立的硬件調(diào)試能力，能夠快速、準(zhǔn)確定位故障；當(dāng)產(chǎn)品出問題時(shí)懂得如何排故，快速查找原因，修復(fù)產(chǎn)品故障。會(huì)使用常用的調(diào)試工具，比如萬用表、示波器、直流電源、信號(hào)發(fā)生器等。

關(guān)注本職工作以外的事情

1．技術(shù)上，關(guān)注軟件或者 FPGA 工程師的工作。這不是讓我們學(xué)習(xí)寫代碼，而了解軟件或 FPGA 實(shí)現(xiàn)功能的方法、流程和思想。也就是從系統(tǒng)的角度思考產(chǎn)品是如何工作。研發(fā)的過程會(huì)經(jīng)常出現(xiàn)各種 BUG，產(chǎn)品出現(xiàn)問題，研發(fā)的每個(gè)人都有份，不能說這個(gè)問題是軟件 BUG，我就不管了。和軟件或 FPGA 工程師之間都討論或者爭(zhēng)論有利于提高效率，打開思路。2．關(guān)注市場(chǎng)，也就是提高產(chǎn)品的競(jìng)爭(zhēng)力，目前國內(nèi)硬件產(chǎn)品貌似不停走向低成本，cost down 是公司永恒的主題，越來越多的產(chǎn)品被做爛了。換一個(gè)角度思考，市場(chǎng)上那么多同質(zhì)的產(chǎn)品，有沒有不完善的地方？可不可以通過增加某項(xiàng)功能，突出自己產(chǎn)品的競(jìng)爭(zhēng)力？進(jìn)而和研發(fā)團(tuán)隊(duì)思考功能如何實(shí)現(xiàn)。3．關(guān)注項(xiàng)目管理、質(zhì)量管理上的事情，硬件工程師不可避免要面對(duì)這些問題，產(chǎn)線的問題要找你，物料供應(yīng)的事情要找你，產(chǎn)品返修要找你，現(xiàn)場(chǎng)維護(hù)要找你，這些都是提升的機(jī)會(huì)，問題來了要用科學(xué)的方法做事情，多學(xué)習(xí)質(zhì)量管理，可靠性設(shè)計(jì)的知識(shí)。

薪資和發(fā)展

不管什么崗位都想明白自己的職業(yè)發(fā)展方向，軟件工程師不想一輩子寫代碼，硬件工程師也不想一輩子奮戰(zhàn)在最基層畫原理圖、調(diào)板子。硬件工程師的發(fā)展方向大概有以下幾種：

1. 產(chǎn)品經(jīng)理：

產(chǎn)品經(jīng)理負(fù)責(zé)一條產(chǎn)品線工作、規(guī)劃及發(fā)展。硬件工程師由于工作涉及面比較廣，對(duì)產(chǎn)品整個(gè)流程的工作及問題都涉及到，適合向產(chǎn)品經(jīng)理發(fā)展。

2. 團(tuán)隊(duì)管理者：

管理者協(xié)調(diào)資源、管理員工的工作分配以及績(jī)效、設(shè)計(jì)完善流程等。

3. 技術(shù)專家或系統(tǒng)工程師：

專家提供的是什么？不是源代碼、不是原理圖，而是產(chǎn)品實(shí)現(xiàn)的方案、思路以及技術(shù)發(fā)展的方向。

4. 創(chuàng)業(yè):

雖然國家鼓勵(lì)這樣做，但創(chuàng)業(yè)是困難的，如果創(chuàng)業(yè)賣硬件，就更難了。做好準(zhǔn)備，也是一個(gè)選擇。無論選擇什么方向，對(duì)我們這群目前畢業(yè)幾年還在底層的硬件工程師來說最需要做的就是積累，明白自己的路需要什么。

部分招聘實(shí)例

中天微 Soc 芯片開發(fā)

這家公司一開始我投的是硬件工程師，一面時(shí)聊了沒幾句，面試官覺得我適合 Soc，然后直接把我推薦給了他們 Soc 部門的主管。自我介紹，項(xiàng)目介紹。面試時(shí)間比較長(zhǎng)，聊了差不多 2 個(gè)小時(shí)，主要問題如下：

FPGA 跨時(shí)鐘域常見處理方法；FPGA 如何做靜態(tài)時(shí)序分析；

如何進(jìn)行相位調(diào)整，相位對(duì)齊，多通道數(shù)據(jù)傳輸時(shí)如何進(jìn)行通道 deskew；

常見串并轉(zhuǎn)換的方法，常見接口的時(shí)序約束；了解 Soc 嗎？對(duì)計(jì)算機(jī)體系架構(gòu)的了解。

總體來說，這次面試給我打開了一扇新的大門，知道了 FPGA 工程師其實(shí)還可以做 Soc。之后又在幾天內(nèi)進(jìn)行了 2 次 HR 面試 。面試難度：中等面試感受：良好，流程相對(duì)隨意

思科 硬件工程師

提前批面了一輪，簡(jiǎn)單說了下項(xiàng)目，建議我準(zhǔn)備信號(hào)完整性，過了。然后就是上海三輪現(xiàn)場(chǎng)面試。

一面，介紹項(xiàng)目；pcie 編碼方式，pcie 帶寬計(jì)算；i2c 接口時(shí)序，開始條件，結(jié)束條件，總線響應(yīng)，然后挑一個(gè)用過的帶 i2c 接口的芯片，描述一下他的控制指令以及時(shí)序；LVDS 接口硬件結(jié)構(gòu)，阻抗匹配；FPGA 采樣、保持時(shí)間的概念，F(xiàn)PGA 最高主頻由哪些因素決定，畫一個(gè)說明圖說明一下；SPI 接口哪幾根線，內(nèi)部結(jié)構(gòu)如何。

二面，介紹項(xiàng)目，挑一個(gè)項(xiàng)目，畫一下整個(gè)項(xiàng)目的硬件框圖，有算法，挑了一個(gè)算法，寫了一下 matlab 的偽代碼，問了一下哪里人，有沒有女朋友。

三面，英文自我介紹（沒準(zhǔn)備，血崩），看我口語不怎樣，就讓我用中文說了。介紹了一下項(xiàng)目，差分傳輸追問得比較深。然后問了我原理圖設(shè)計(jì)要注意什么，我基本拿接口設(shè)計(jì)那些東西應(yīng)付過去了。面試官可能連續(xù)面了 2 個(gè)人，看上去有點(diǎn)累了，而且我一直強(qiáng)調(diào)我是做 fpga 的，可能崗位也不太匹配，他興趣不大，然后就草草結(jié)束了。

面試難度：困難，一面技術(shù)面還是挺難的面試感受：非常好，流程安排緊湊，郵件短信通知都給人非常規(guī)范的感覺

審核編輯 黃昊宇