0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

SPICE仿真的典型應(yīng)用案例及應(yīng)用挑戰(zhàn)

Cadence楷登 ? 來源:Cadence 公司 ? 作者:曾義、李晴 ? 2022-10-21 15:38 ? 次閱讀

SPICE 仿真器自誕生以來,幾乎成為了所有集成電路設(shè)計(jì)人員都采用的必不可少的工具。但隨著工藝發(fā)展和電路設(shè)計(jì)復(fù)雜度的提升,我們面對的仿真需求越來越多,要處理的電路設(shè)計(jì)規(guī)模越來越大,SPICE 仿真工具因而遇到了前所未有的挑戰(zhàn):

仿真時間太長?

仿真的容量太大,傳統(tǒng)的工具都處理不了?

工藝角數(shù)目太多,不知道如何實(shí)現(xiàn)全面準(zhǔn)確的驗(yàn)證?

Spectre 仿真平臺可以有效解決這些問題。Spectre 仿真平臺是一套完整的模擬/射頻、存儲器(Memory)和混合信號的驗(yàn)證解決方案,是與 Cadence 其他流程集合提供行業(yè)領(lǐng)先功能的仿真器最強(qiáng)小隊(duì)。

Cadence Spectre Simulation Platform 包含多個仿真器,設(shè)計(jì)者能夠輕而易舉地在電路級、模塊級以及系統(tǒng)級仿真任務(wù)之間無縫切換。該平臺基于統(tǒng)一的語法分析、器件模型、硬件描述語言行為建模、輸入輸出數(shù)據(jù)格式等技術(shù),仿真結(jié)果都保持一致且準(zhǔn)確。除此之外,Spectre 仿真技術(shù)還很好地集成到其他 Cadence 技術(shù)平臺,包括:

Xcelium Logic Simulation

Liberate Trio Characterization Suite

Legato Reliability Solution

Virtuoso ADE Product Suite

Voltus-XFi Custom Power Integrity Solution

Virtuoso RF Solution

為您提供業(yè)界最全面的跨領(lǐng)域仿真解決方案。

首先,給您分享幾個典型應(yīng)用案例:

知名存儲器(Memory)設(shè)計(jì)制造廠商,在仿真與驗(yàn)證的過程中發(fā)現(xiàn),針對一個 60 萬個晶體管的設(shè)計(jì),Spectre X 的精度與 APS 相差 0.21% 左右,Spectre FX 的提升速度更是達(dá)到了驚人的 72 倍。后來在擁有 5 百多萬晶體管的全芯片驗(yàn)證過程中,Spectre FX 的仿真結(jié)果在精準(zhǔn)度和速度上的表現(xiàn)都相當(dāng)讓人滿意。尤其在功耗驗(yàn)證的情況下,速度提升在 Base mode 的 10 倍左右,占用的存儲空間更少了。

某知名模擬設(shè)計(jì)廠商,在仿真與驗(yàn)證的過程中發(fā)現(xiàn),針對一個 99 萬個電路節(jié)點(diǎn)、140 萬寄生電容以及 370 萬寄生電路的后仿設(shè)計(jì),Spectre X RF 的精度與 Spectre APS RF 相差 0.1% 左右,但 Spectre X RF 的速度約是 APS RF 的 8 倍,且使用的內(nèi)存從之前的 1200G 降低到約 800G。

一個包含 29 萬個晶體管,110 萬個寄生電阻和 160 萬個寄生電容的先進(jìn)工藝混合信號設(shè)計(jì),工作在 8 Ghz 左右,在后仿時,以前的方案要跑 33 小時;后來采用了 Spectre FX,直接加速至少 2.4 倍。鑒于這個成功的嘗試,用戶又在一個以前方案不能跑出正確結(jié)果的案例上使用 Spectre FX。這個工作在 8 Ghz 擁有 16 萬晶體管,1900 萬寄生電阻和 84 萬寄生電容的先進(jìn)工藝下的 PLL,結(jié)果僅僅是 Spectre FX Base Mode(最高精度)就達(dá)到了同上的效果。

基于前面兩個案例的成功嘗試,他們再接再厲,在一個先進(jìn)工藝下?lián)碛?3.1 萬個晶體管的混合電路上測試,工作頻率達(dá)到 32Ghz,以前方案的結(jié)果是完全不被接受和不精準(zhǔn)的。這次采用了 AMS + Spectre FX 的方式,數(shù)字邏輯符合預(yù)期,眼圖清晰可見,同時 Spectre FX 在 AMS 的環(huán)境里簡單易用,仿真的時間節(jié)省了不少。另外,他們發(fā)現(xiàn)快速模式與 Base Mode 的混合設(shè)置,是在其他的仿真器里不具備的獨(dú)特特點(diǎn)。

Spectre 技術(shù)方案

d8c8212a-50fb-11ed-a3b6-dac502259ad0.gif

多種高效仿真引擎助力攻堅(jiān)克難

和 Cadence 其他技術(shù)平臺很好的集成

多種高效仿真引擎助力攻堅(jiān)克難

Spectre X

作為最新一代的 Spectre 技術(shù),Spectre X 不以犧牲模擬仿真精度為代價來換取性能提升,且支持多線程多進(jìn)程技術(shù)。更重要的是,與 Spectre APS 相比,Spectre X 仿真器在使用更多 CPU 核基礎(chǔ)上可以實(shí)現(xiàn)更高的 CPU 利用率。

特有的 Xscale 專利技術(shù)帶來了以下仿真速度和容量上的突破:

新的數(shù)值分析技術(shù)可求解更大的方程矩陣,且速度提升2-3 倍,同時不會損失仿真精度。用于先進(jìn) MOS 器件和互連的建模方法經(jīng)過優(yōu)化,性能更是提升了額外1.5 倍。

數(shù)據(jù)處理方式的改進(jìn)促進(jìn)了對于內(nèi)存的有效使用,因而可處理最大可達(dá) 5 倍于之前容量的后仿電路網(wǎng)表。

將仿真任務(wù)分配到多個 CPU 上并利用現(xiàn)代云計(jì)算架構(gòu)實(shí)現(xiàn)可擴(kuò)展的大規(guī)模并行仿真,可實(shí)現(xiàn)性能1.5-2 倍的提升。

Spectre AMS Designer

混合信號設(shè)計(jì)領(lǐng)域波濤洶涌,設(shè)計(jì)人員可能面臨的風(fēng)險比以前增大了 10 倍。有些挑戰(zhàn)是顯而易見的,如漫長的模擬仿真運(yùn)行時間、大量模擬設(shè)計(jì)控制序列、模式和控制位的驗(yàn)證,以及復(fù)雜電源管理方案的測試驗(yàn)證。

面對這些挑戰(zhàn),Spectre AMS 將模擬和數(shù)字領(lǐng)域的所有可用技術(shù)結(jié)合起來,讓設(shè)計(jì)人員可以為客戶開發(fā)適用于該設(shè)計(jì)技術(shù)的特定流程。且無論需求定義是什么,這個方案都能滿足需求。

使用可靠的 Spectre 模擬仿真和 Xcelium 數(shù)字仿真技術(shù)確保設(shè)計(jì)質(zhì)量。

支持 Virtuoso ADE Product Suite 中的模擬設(shè)計(jì)流程使用模式和 Xcelium 環(huán)境中的數(shù)字驗(yàn)證使用模式。

支持更高級別的抽象和加速仿真能實(shí)現(xiàn)快速周轉(zhuǎn)時間,全部可視的原理圖和更加高效的 AMS debug 功能,更有效地發(fā)現(xiàn)設(shè)計(jì)問題。

新的 Cadence MS調(diào)試流程

e079a0ec-50fb-11ed-a3b6-dac502259ad0.png

Spectre FX

新一代 FastSPICE 技術(shù)的優(yōu)勢:

從底層架構(gòu)全新打造的 FastSPICE 仿真引擎,與其他 FastSPICE 仿真器相比,可擴(kuò)展創(chuàng)新型 FastSPICE 架構(gòu)為客戶提供了高達(dá) 3 倍的性能提升,同時具備同等的所需精度。

提供高達(dá) 32 個內(nèi)核的多線程可擴(kuò)展性和同級最佳的使用模式,兼顧可以預(yù)測的精度與速度。

適用于所有的 FastSPICE 應(yīng)用,并與現(xiàn)有的 Spectre/SPICE 和 ADE 流程無縫集成。

Spectre X RF

為 RFIC 電路提供準(zhǔn)確快速的仿真結(jié)果,包括具有周期性穩(wěn)態(tài)分析(PSS)、小信號和噪聲分析,以及諧波平衡(HB)分析功能,可在不損失精度的情況下最大限度地提高性能。借助 Spectre X 架構(gòu),HB 分析可以分布到單臺服務(wù)器或多臺服務(wù)器上的多個 CPU 核心,更快地完成仿真任務(wù)。

e0c7ca4c-50fb-11ed-a3b6-dac502259ad0.png

Spectre EMIR Solution

利用 Cadence Voltus-XFi 定制功耗完整性解決方案提供專用的晶體管級的電遷移和 IR 壓降(EM-IR)分析,提供一站式 EMIR 分析方法,讓電路設(shè)計(jì)工程師專注且高效地分析 EMIR。

原生內(nèi)置到 Spectre 的 EM/IR

和 Cadence 其他技術(shù)平臺很好的集成

Spectre Integration

Spectre API 與 Liberate 集成,吞吐量比命令行使用模式提高 2-3 倍。

Spectre 仿真平臺支持通過器件和電路檢查(Checks&Asserts),并在 ADE 中提供高效的仿真數(shù)據(jù)分析方式。

Spectre CMI(通用模型接口)提供了最先進(jìn)的內(nèi)置器件模型,客戶可以預(yù)編譯模型和鏈接到 CMI,也可以使用編譯的 VerilogA 創(chuàng)建自定義模型。

Spectre Circuit Simulator 可以對 Mismatch 以及 Process Variation 進(jìn)行蒙特卡羅分析,通過將 Spectre 集成到 ADE 中,實(shí)現(xiàn)高級統(tǒng)計(jì)分析。

Spectre X Simulator 添加了 Legato 可靠性分析的解決方案,來進(jìn)行先進(jìn)的老化分析、電熱分析和模擬缺陷分析。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 存儲器
    +關(guān)注

    關(guān)注

    38

    文章

    7366

    瀏覽量

    163101
  • 仿真
    +關(guān)注

    關(guān)注

    50

    文章

    3972

    瀏覽量

    132970
  • SPICE
    +關(guān)注

    關(guān)注

    5

    文章

    175

    瀏覽量

    42393

原文標(biāo)題:SPICE 仿真遇到前所未有的挑戰(zhàn)!

文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    求助,LMP7721微電流檢測,有沒有供仿真的SPICE模型?

    LMP7721微電流檢測,有沒有供仿真的SPICE模型?
    發(fā)表于 09-09 07:14

    請問利用SPICE模型能不能進(jìn)行PCB的SI仿真?

    現(xiàn)想用Cadence做PCB的的SI仿真,但是有些器件沒有IBIS仿真模型,只有SPICE模型,請問利用SPICE模型能不能進(jìn)行PCB的SI仿真
    發(fā)表于 09-04 06:06

    ADS調(diào)用spectre網(wǎng)表仿真異?!Χㄖ@的NetlistInclude

    ADS是支持調(diào)用spice/spectre等網(wǎng)表文件進(jìn)行仿真的,可以用NetlistInclude控件來進(jìn)行調(diào)用。
    的頭像 發(fā)表于 03-07 09:57 ?1652次閱讀
    ADS調(diào)用spectre網(wǎng)表<b class='flag-5'>仿真</b>異?!Χㄖ@的NetlistInclude

    請問一下spice仿真怎么產(chǎn)生時鐘信號呢?

    SPICE是一種用于模擬和分析電子電路的計(jì)算機(jī)程序。在SPICE仿真中,產(chǎn)生時鐘信號是許多電路設(shè)計(jì)和模擬任務(wù)中的關(guān)鍵步驟。
    的頭像 發(fā)表于 02-06 14:22 ?779次閱讀

    SPICE仿真類型有哪些

    SPICE(Simulation Program with Integrated Circuit Emphasis)是一種廣泛用于電子電路仿真的程序。它主要用于評估和分析電路設(shè)計(jì)中的行為,并幫助
    的頭像 發(fā)表于 02-06 11:19 ?946次閱讀
    <b class='flag-5'>SPICE</b><b class='flag-5'>仿真</b>類型有哪些

    芯片前仿真和后仿真的區(qū)別

    在芯片設(shè)計(jì)中,前仿真和后仿真都是非常重要的環(huán)節(jié),但它們在功能和目的上存在明顯的區(qū)別。本文將詳細(xì)介紹前仿真和后仿真的區(qū)別,以及它們在芯片設(shè)計(jì)中的應(yīng)用和重要性。 一、前
    的頭像 發(fā)表于 12-13 15:06 ?5740次閱讀

    ADAU1772官網(wǎng)上沒有Spice模型的情況下,設(shè)計(jì)電路時大家都是如何進(jìn)行電路仿真的呢?

    請教一下ADAU1772官網(wǎng)上沒有Spice模型的情況下,設(shè)計(jì)電路時大家都是如何進(jìn)行電路仿真的呢?是直接按照datasheet上的電路進(jìn)行外圍電路的連接就可以嗎?
    發(fā)表于 11-29 06:44

    利用SPICE模型能不能進(jìn)行PCB的SI仿真?

    現(xiàn)想用Cadence做PCB的的SI仿真,但是AD8139沒有IBIS仿真模型,只有SPICE模型,請問利用SPICE模型能不能進(jìn)行PCB的SI仿真
    發(fā)表于 11-22 08:11

    AD539沒有spice模型,該如何仿真?

    最近需要用到AD539乘法器,由于Multisim里面沒有該仿真器件,在ADI官網(wǎng)上找AD539的spice模型也沒有找到,無法仿真。根據(jù)數(shù)據(jù)手冊上的電路圖在面包板上進(jìn)行測試,輸入1mv,1KHZ
    發(fā)表于 11-21 08:03

    AD8137仿真錯誤是什么原因?怎么處理?

    \' 元素 \'xu1\':未找到足夠的節(jié)點(diǎn) 中存在 SPICE 網(wǎng)表錯誤, ======= SPICE 網(wǎng)表檢查完畢, 1 錯誤, 0 警告 ======= 來自仿真的錯誤
    發(fā)表于 11-21 06:08

    ADIsimPE如何導(dǎo)入SPICE模型,進(jìn)行設(shè)計(jì)仿真?

    HI ,我問一下,ADIsimPE 如何導(dǎo)入 SPICE 模型,進(jìn)行設(shè)計(jì)仿真?
    發(fā)表于 11-17 14:36

    使用ADI官方的Spice模型進(jìn)行仿真時,如何對模型的引腳名稱和原理圖符號進(jìn)行編輯?

    最近在使用ADI官方的Spice模型進(jìn)行仿真時,發(fā)現(xiàn)有一些元器件的官方Spice模型在LTSpice中導(dǎo)出仿真文件時,元件符號是一個矩形,引腳上也沒有對應(yīng)的引腳序號和名稱,如:“AD8
    發(fā)表于 11-14 08:23

    EMC仿真的方向 EMC仿真的難處在于哪里?

    目前仿真的方向基本上有兩個,一個是以試驗(yàn)測試為導(dǎo)向,對產(chǎn)品進(jìn)行EMC測試項(xiàng)目的仿真
    的頭像 發(fā)表于 11-04 17:28 ?2009次閱讀
    EMC<b class='flag-5'>仿真的</b>方向 EMC<b class='flag-5'>仿真的</b>難處在于哪里?

    怎么通過SPICE仿真來預(yù)測VDS開關(guān)尖峰?

    怎么通過SPICE仿真來預(yù)測VDS開關(guān)尖峰? SPICE仿真技術(shù)是電子工程師在設(shè)計(jì)和驗(yàn)證電路時的必備工具。VDS開關(guān)尖峰是指在開關(guān)型功率器件的開關(guān)過程中,由于電感/電容元件存在的慣性導(dǎo)
    的頭像 發(fā)表于 10-29 17:33 ?536次閱讀

    SPICE中的PDN阻抗仿真與分析

    我們很努力,但信息實(shí)在太多了,在這兩種情況下難以建模。 PDN仿真有些不同,因?yàn)橐?b class='flag-5'>仿真的相關(guān)頻率范圍較低,對于大多數(shù)設(shè)備而言通常小于10GHz。這意味著可以使用SPICE仿真而不是完整
    的頭像 發(fā)表于 10-11 07:45 ?2145次閱讀
    <b class='flag-5'>SPICE</b>中的PDN阻抗<b class='flag-5'>仿真</b>與分析