0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence擴(kuò)大與Samsung Foundry的合作,共同推進(jìn)3D-IC設(shè)計(jì)

Cadence楷登 ? 來(lái)源:Cadence楷登 ? 作者:Cadence楷登 ? 2022-10-25 11:05 ? 次閱讀

內(nèi)容提要

使用 Cadence Integrity 3D-IC Platform 的參考流程可用于 die-on-die 3D-IC 堆疊

目前的合作旨在幫助客戶(hù)在堆疊晶粒設(shè)計(jì)中實(shí)現(xiàn)最佳的硅通孔擺放方案

用戶(hù)可以在晶粒上設(shè)計(jì)最佳的 3D 結(jié)構(gòu)擺放方案,減少面積和線長(zhǎng)的不利影響,同時(shí)優(yōu)化每個(gè)晶粒的 PPA 結(jié)果

楷登電子(美國(guó) Cadence 公司,NASDAQ:CDNS)作為“三星先進(jìn)代工廠生態(tài)系統(tǒng)(SAFE)”中的合作伙伴,于今日宣布擴(kuò)大與 Samsung Foundry 的合作,以加速 3D-IC 設(shè)計(jì)。得益于兩家企業(yè)的持續(xù)合作,使用 Cadence Integrity 3D-IC 平臺(tái)的參考流程現(xiàn)已啟用,以推進(jìn) Samsung Foundry 的 3D-IC 設(shè)計(jì)方法。使用 Cadence 平臺(tái),客戶(hù)可以創(chuàng)建復(fù)雜的新一代超大規(guī)模計(jì)算、移動(dòng)、汽車(chē)和 AI 應(yīng)用,顯著優(yōu)化每個(gè)晶粒的功率、性能和面積(PPA)。

與 2D 配置相比,當(dāng)芯片以 3D-IC 的配置堆疊時(shí),因?yàn)榇嬖诖笮?3D 結(jié)構(gòu)如連接堆疊芯片的硅通孔(TSV),設(shè)計(jì)的 PPA 可能會(huì)受到影響。除了阻擋標(biāo)準(zhǔn)單元擺放區(qū)域外,這些結(jié)構(gòu)還阻擋了布線資源。

Cadence Integrity 3D-IC 平臺(tái)緩解了這些傳統(tǒng)挑戰(zhàn),使用戶(hù)能夠創(chuàng)建多個(gè) TSV 插入方案,并在晶粒上設(shè)計(jì)出最佳的 3D 結(jié)構(gòu)擺放方案,減少線長(zhǎng)的不利影響,同時(shí)提高 PPA 和生產(chǎn)力。使用該平臺(tái),用戶(hù)可以在單個(gè)平臺(tái)上進(jìn)行 3D-IC 設(shè)計(jì)規(guī)劃、實(shí)現(xiàn)和簽核,使設(shè)計(jì)過(guò)程更加快速便捷。

“在先進(jìn)節(jié)點(diǎn)上創(chuàng)建疊層晶粒設(shè)計(jì)的客戶(hù)希望在不影響 PPA 的情況下利用我們的技術(shù)優(yōu)勢(shì),”三星電子代工設(shè)計(jì)技術(shù)團(tuán)隊(duì)副總裁 SangYun Kim 說(shuō),“我們與 Cadence 的合作取得了豐碩的成果,利用先進(jìn)的 3D-IC 功能為我們的共同客戶(hù)提供了創(chuàng)新的技術(shù),幫助他們構(gòu)建 3D 設(shè)計(jì),同時(shí)不會(huì)因?yàn)槎嗑Я6询B帶來(lái)的額外結(jié)構(gòu)而影響 PPA 指標(biāo)。與 Cadence 合作成功推出 3D-IC 系統(tǒng)規(guī)劃參考流程后,相信我們的客戶(hù)可以實(shí)現(xiàn)其多晶粒堆疊設(shè)計(jì)的獨(dú)特設(shè)計(jì)目標(biāo)?!?/p>

“得益于與 Samsung Foundry 的最新合作,我們的客戶(hù)能夠克服 3D-IC 設(shè)計(jì)中出現(xiàn)的典型挑戰(zhàn),同時(shí)并行優(yōu)化 PPA,”Cadence 數(shù)字和簽核事業(yè)部副總裁 Vivek Mishra 表示,“Integrity 3D-IC 平臺(tái)將領(lǐng)先的硅及封裝實(shí)現(xiàn)與系統(tǒng)分析功能結(jié)合起來(lái),幫助設(shè)計(jì)人員提高整體生產(chǎn)力。憑借 Samsung Foundry 的先進(jìn) 3D-IC 能力和 Integrity 3D-IC 平臺(tái),我們的客戶(hù)可以獲得高質(zhì)量、多晶粒實(shí)現(xiàn)的最佳解決方案?!?/p>

Integrity 3D-IC 平臺(tái)支持 Cadence 的智能系統(tǒng)設(shè)計(jì)(Intelligent System Design)戰(zhàn)略,旨在實(shí)現(xiàn) SoC 卓越設(shè)計(jì)。

關(guān)于 Cadence

Cadence 在計(jì)算軟件領(lǐng)域擁有超過(guò) 30 年的專(zhuān)業(yè)經(jīng)驗(yàn),是電子系統(tǒng)設(shè)計(jì)產(chǎn)業(yè)的關(guān)鍵領(lǐng)導(dǎo)者?;诠镜闹悄芟到y(tǒng)設(shè)計(jì)戰(zhàn)略,Cadence 致力于提供軟件、硬件和 IP 產(chǎn)品,助力電子設(shè)計(jì)從概念成為現(xiàn)實(shí)。Cadence 的客戶(hù)遍布全球,皆為最具創(chuàng)新能力的企業(yè),他們向超大規(guī)模計(jì)算、5G 通訊、汽車(chē)、移動(dòng)設(shè)備、航空、消費(fèi)電子工業(yè)和醫(yī)療等最具活力的應(yīng)用市場(chǎng)交付從芯片、電路板到完整系統(tǒng)的卓越電子產(chǎn)品。Cadence 已連續(xù)八年名列美國(guó)財(cái)富雜志評(píng)選的 100 家最適合工作的公司。如需了解更多信息,請(qǐng)?jiān)L問(wèn)公司網(wǎng)站 cadence.com。

審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 3D
    3D
    +關(guān)注

    關(guān)注

    9

    文章

    2836

    瀏覽量

    107005
  • IC設(shè)計(jì)
    +關(guān)注

    關(guān)注

    37

    文章

    1287

    瀏覽量

    103437
  • Cadence
    +關(guān)注

    關(guān)注

    63

    文章

    904

    瀏覽量

    141460

原文標(biāo)題:Cadence 擴(kuò)大與 Samsung Foundry 的合作,共同推進(jìn) 3D-IC 設(shè)計(jì)

文章出處:【微信號(hào):gh_fca7f1c2678a,微信公眾號(hào):Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    CadenceSamsung Foundry開(kāi)展廣泛合作

    (GAA)節(jié)點(diǎn)上 AI 和 3D-IC 半導(dǎo)體的設(shè)計(jì)速度。CadenceSamsung 的持續(xù)合作大大推進(jìn)了業(yè)界要求最苛刻應(yīng)用中的系
    的頭像 發(fā)表于 08-29 09:24 ?405次閱讀

    SamsungCadence3D-IC熱管理方面展開(kāi)突破性合作

    ? 企業(yè)若想保持領(lǐng)先地位,往往需要在快速發(fā)展的技術(shù)領(lǐng)域中培養(yǎng)戰(zhàn)略合作伙伴關(guān)系并開(kāi)展前沿創(chuàng)新。SamsungCadence3D-IC 熱管理方面的突破性
    的頭像 發(fā)表于 07-16 16:56 ?657次閱讀

    Cadence與Intel Foundry的戰(zhàn)略合作取得重大成果

    設(shè)計(jì)套件 (PDK),逐步深化了兩家公司在多個(gè) Intel 工藝節(jié)點(diǎn)上的 3D-IC 賦能、EDA 流程和 IP 開(kāi)發(fā)方面的合作
    的頭像 發(fā)表于 06-26 11:24 ?562次閱讀

    借助云計(jì)算加速3D-IC可靠性的機(jī)械應(yīng)力模擬

    《半導(dǎo)體芯科技》雜志文章 Ansys公司最近與臺(tái)積電和微軟合作開(kāi)發(fā)聯(lián)合解決方案,該解決方案為分析2.5D/3D-IC多芯片系統(tǒng)中的機(jī)械應(yīng)力提供了高容量云解決方案,使共同客戶(hù)能夠避免現(xiàn)場(chǎng)
    的頭像 發(fā)表于 06-03 16:05 ?326次閱讀
    借助云計(jì)算加速<b class='flag-5'>3D-IC</b>可靠性的機(jī)械應(yīng)力模擬

    Cadence與臺(tái)積電深化合作創(chuàng)新,以推動(dòng)系統(tǒng)和半導(dǎo)體設(shè)計(jì)轉(zhuǎn)型

    楷登電子(美國(guó) Cadence 公司,NASDAQ:CDNS)與臺(tái)積電(TSMC)深化了雙方的長(zhǎng)期合作,官宣了一系列旨在加速設(shè)計(jì)的創(chuàng)新技術(shù)進(jìn)展,包括從 3D-IC 和先進(jìn)制程節(jié)點(diǎn)到設(shè)計(jì) IP 和光電學(xué)的開(kāi)發(fā)。
    的頭像 發(fā)表于 04-30 14:25 ?428次閱讀

    3D-IC 以及傳熱模型的重要性

    本文要點(diǎn)縮小集成電路的總面積是3D-IC技術(shù)的主要目標(biāo)。開(kāi)發(fā)3D-IC的傳熱模型,有助于在設(shè)計(jì)和開(kāi)發(fā)的早期階段應(yīng)對(duì)熱管理方面的挑戰(zhàn)。開(kāi)發(fā)3D-IC傳熱模型主要采用兩種技術(shù):分析法和數(shù)值計(jì)算法。傳統(tǒng)
    的頭像 發(fā)表于 03-16 08:11 ?636次閱讀
    <b class='flag-5'>3D-IC</b> 以及傳熱模型的重要性

    Cadence攜手Intel代工廠研發(fā)先進(jìn)封裝流程,助力HPC、AI及移動(dòng)設(shè)備

    Cadence Allegro? X APD(用以實(shí)現(xiàn)元件布局、信號(hào)/電源/接地布線、設(shè)計(jì)同步電氣分析、DFM/DFA及最后制造輸出)、Integrity? 3D-IC Platform 及其對(duì)應(yīng)的Integrity System Planner(負(fù)責(zé)系統(tǒng)級(jí)設(shè)計(jì)聚合、規(guī)劃
    的頭像 發(fā)表于 03-13 10:05 ?478次閱讀

    臺(tái)積電它有哪些前沿的2.5/3D IC封裝技術(shù)呢?

    2.5/3D-IC封裝是一種用于半導(dǎo)體封裝的先進(jìn)芯片堆疊技術(shù),它能夠把邏輯、存儲(chǔ)、模擬、射頻和微機(jī)電系統(tǒng) (MEMS)集成到一起
    的頭像 發(fā)表于 03-06 11:46 ?1201次閱讀
    臺(tái)積電它有哪些前沿的2.5/<b class='flag-5'>3D</b> <b class='flag-5'>IC</b>封裝技術(shù)呢?

    3D-IC 設(shè)計(jì)之早期三維布圖綜合以及層次化設(shè)計(jì)方法

    3D-IC 設(shè)計(jì)之早期三維布圖綜合以及層次化設(shè)計(jì)方法
    的頭像 發(fā)表于 12-04 16:53 ?400次閱讀
    <b class='flag-5'>3D-IC</b> 設(shè)計(jì)之早期三維布圖綜合以及層次化設(shè)計(jì)方法

    Cadence 簽核解決方案助力 Samsung Foundry 的 5G 網(wǎng)絡(luò) SoC 設(shè)計(jì)取得新突破

    優(yōu)勢(shì) 1 Samsung Foundry 使用 Cadence Tempus Timing Solution 和 Quantus Extraction Solution 成功實(shí)現(xiàn) SF5A 設(shè)計(jì)簽核
    的頭像 發(fā)表于 12-04 10:15 ?425次閱讀

    3D-IC 設(shè)計(jì)之 Memory-on-Logic 堆疊實(shí)現(xiàn)流程

    3D-IC 設(shè)計(jì)之 Memory-on-Logic 堆疊實(shí)現(xiàn)流程
    的頭像 發(fā)表于 12-01 16:53 ?574次閱讀
    <b class='flag-5'>3D-IC</b> 設(shè)計(jì)之 Memory-on-Logic 堆疊實(shí)現(xiàn)流程

    3D-IC 中 硅通孔TSV 的設(shè)計(jì)與制造

    3D-IC 中 硅通孔TSV 的設(shè)計(jì)與制造
    的頭像 發(fā)表于 11-30 15:27 ?695次閱讀
    <b class='flag-5'>3D-IC</b> 中 硅通孔TSV 的設(shè)計(jì)與制造

    Cadence EMX 3D Planar Solver 通過(guò) Samsung Foundry 8nm LPP 工藝技術(shù)認(rèn)證

    標(biāo)準(zhǔn) 中國(guó)上海?,2023 年 11 月 15 日——楷登電子(美國(guó) Cadence 公司,NASDAQ:CDNS)近日宣布,Cadence ?EMX ?3D Planar Solver 現(xiàn)已通過(guò)
    的頭像 發(fā)表于 11-15 15:55 ?779次閱讀
    <b class='flag-5'>Cadence</b> EMX <b class='flag-5'>3D</b> Planar Solver 通過(guò) <b class='flag-5'>Samsung</b> <b class='flag-5'>Foundry</b> 8nm LPP 工藝技術(shù)認(rèn)證

    Cadence 與 Arm Total Design 合作,加速開(kāi)發(fā)基于 Arm 的定制 SoC

    日——楷登電子(美國(guó) Cadence 公司,NASDAQ:CDNS)近日宣布與 Arm ?Total Design?合作共同致力于支持和加速開(kāi)發(fā)基于 Arm Neoverse ?Compute
    的頭像 發(fā)表于 10-25 10:40 ?335次閱讀
    <b class='flag-5'>Cadence</b> 與 Arm Total Design <b class='flag-5'>合作</b>,加速開(kāi)發(fā)基于 Arm 的定制 SoC

    Cadence 推出新的系統(tǒng)原型驗(yàn)證流程,將支持范圍擴(kuò)展到 3Dblox 2.0 標(biāo)準(zhǔn)

    內(nèi)容提要 ●? Cadence Integrity 3D-IC 平臺(tái)現(xiàn)已全面支持最新版 3Dblox 2.0 標(biāo)準(zhǔn),涵蓋 TSMC 的 3DFabric 產(chǎn)品 ●? Integrity
    的頭像 發(fā)表于 10-08 15:55 ?396次閱讀