基于多核處理器的3U架構(gòu)可降低UAS ISR平臺(tái)的SWaP

作者：JACOB SEALANDER，AARON FRANK

在情報(bào)、監(jiān)視和偵察 （ISR） 處理中，對減小尺寸、重量和功率 （SWaP） 有著永無止境的追求。傳統(tǒng)上，在ISR應(yīng)用領(lǐng)域所看到的是：復(fù)雜的，專業(yè)構(gòu)建的系統(tǒng)往往非常大，功率非常高，難以冷卻。

其中許多系統(tǒng)是地面系統(tǒng)。隨著時(shí)間的推移，更多的人已經(jīng)進(jìn)入空中并進(jìn)入各種不同的平臺(tái)，如無人駕駛飛機(jī)系統(tǒng)（UAS）。當(dāng)今的系統(tǒng)需要部署在越來越小的平臺(tái)上，這使得滿足傳統(tǒng)ISR平臺(tái)的SWaP目標(biāo)更具挑戰(zhàn)性。

另一個(gè)新興趨勢是，即使平臺(tái)變小，ISR系統(tǒng)的技術(shù)要求也不斷增長并變得越來越復(fù)雜。例如，基于UAS的成像系統(tǒng)需要比過去更高的分辨率和更高的處理水平，需要更高的吞吐量來攝取和分析數(shù)據(jù)，然后存儲(chǔ)和中繼信息。其他 ISR 應(yīng)用也是如此。將這些因素與不斷縮減的國防預(yù)算和封存等問題相結(jié)合，結(jié)果是壓力越來越大，需要找到經(jīng)濟(jì)高效地重用和開發(fā)IP的方法，以利用現(xiàn)有技術(shù)和架構(gòu)。

如今，更高的集成度和更高的性能水平有助于滿足這些要求。昨天的ISR系統(tǒng)通常包含許多不同的6U處理板，每個(gè)處理板都有一個(gè)或多個(gè)單核處理器。過去，這些系統(tǒng)中的主要處理主力是Altivec數(shù)學(xué)庫支持的電源架構(gòu)處理器，以及基于DSP和基于FPGA的定制系統(tǒng)。最近，該行業(yè)已經(jīng)看到使用通用計(jì)算平臺(tái)來提供許多這些功能的轉(zhuǎn)變。

這些早期基于6U的多處理ISR系統(tǒng)也傾向于使用許多結(jié)構(gòu)將它們連接在一起，例如以太網(wǎng)，串行快速IO（SRIO），VMEbus，PCI等。在軟件方面，已經(jīng)使用了各種不同的操作環(huán)境，包括VxWorks和Linux，以及許多不同的應(yīng)用程序編程接口（API）用于應(yīng)用程序開發(fā)。此外，自定義庫通常是針對特定硬件量身定制的。對于這些早期的系統(tǒng)，熱管理是一個(gè)挑戰(zhàn)：完成工作所需的電路板和硬件越多，所需的功率就越多，產(chǎn)生的熱量就越多，解決方案就越重。

如今，縱觀英特爾、飛思卡爾和AMD等領(lǐng)先供應(yīng)商的最新一代處理器，業(yè)界看到了將多個(gè)處理內(nèi)核集成到單個(gè)芯片中。如今，“最佳點(diǎn)”往往是由當(dāng)今臺(tái)式機(jī)和筆記本電腦計(jì)算世界驅(qū)動(dòng)的雙核和四核處理器，但我們也看到了具有更多內(nèi)核的處理器的出現(xiàn)，例如英特爾的八核超線程至強(qiáng)處理器，或飛思卡爾的12核雙線程處理器（具有24個(gè)“虛擬”內(nèi)核處理器）集成到單個(gè)芯片上。內(nèi)核到內(nèi)核互連結(jié)構(gòu)通常是具有多級處理器緩存的高速總線，以確保處理器在共享公共內(nèi)存接口時(shí)不會(huì)挨餓。通過多個(gè)內(nèi)存通道，處理器能夠訪問大量數(shù)據(jù)并為處理內(nèi)核供電。

今天的處理內(nèi)核還具有專用的加速器，可用于數(shù)學(xué)密集型過程。例如，電源架構(gòu)處理器再次采用 Altivec 處理引擎，而英特爾酷睿 i7 則采用 AVX 或 AVX2 指令的矢量處理引擎。更好的是，當(dāng)前一代設(shè)備還具有板載圖形加速器，也可以用作通用GPU（GPGPU）處理器，提供超過350 GFLOPS的浮點(diǎn)性能，以及超過20個(gè)或更多的GPGPU引擎，所有這些都在一塊硅上。所有這些現(xiàn)代處理器的共同點(diǎn)是使用PCIe來提供與外部世界的連接。

基于當(dāng)今領(lǐng)先處理架構(gòu)的 3U 處理板可提供 173，000 Dhrystone MIPS 范圍內(nèi)的性能。這與上一代通用6U處理器相比，后者可能提供大約3，000 MIPS，代表了性能的巨大飛躍。例如，今天的Core i7 3U主板還具有內(nèi)置的Altivec2處理引擎，可提供大約300 GFLOPS。他們的片上圖形處理GPU還增加了另外350 GFLOPS。結(jié)果是，現(xiàn)在只有一臺(tái)3U單板計(jì)算機(jī)（SBC）的處理能力相當(dāng)于許多上一代6U板。此外，對于板對板數(shù)據(jù)通信，當(dāng)今芯片上的內(nèi)置 PCIe 連接通過使用設(shè)備中已內(nèi)置的結(jié)構(gòu)提供 8 或 16 GB/s 的連接，有利于降低 SWaP。這消除了對額外的結(jié)構(gòu)接口芯片的需求，否則這些芯片將需要安裝到3U板上。

小型 ISR 系統(tǒng)示例

基于當(dāng)今基于多核處理器的 3U 主板的小型 ISR 系統(tǒng)的一個(gè)例子，它由三個(gè) 3U VPX3-1258 SBC 組成，這些 SBC 采用最新的第四代英特爾酷睿 i7 處理器。使用XMC夾層模塊，其中兩塊板用于采集和數(shù)字化傳感器輸入，而第三塊SBC用于進(jìn)一步處理數(shù)據(jù)以進(jìn)行分析、顯示和存儲(chǔ)。這種三板組合可提供接近 2 TFLOPS 的浮點(diǎn)性能，并且由于這些板基于標(biāo)準(zhǔn) VPX 外形尺寸，因此整個(gè)信號(hào)采集和處理內(nèi)核僅占用 75 平方英寸的面積。與上一代 6U ISR 解決方案相比，熱管理也簡單得多。此示例系統(tǒng)的功率小于 200 W，在 3U 外形中非常易于管理。

與基于6U的系統(tǒng)相比，3U可部署系統(tǒng)的散熱設(shè)計(jì)更容易的原因之一是電路靠近3U機(jī)箱中兩個(gè)側(cè)面冷卻壁中的每一個(gè)。通過使用多個(gè)SBC，每個(gè)SBC都有自己的多核處理器，可以更好地管理機(jī)箱中多個(gè)模塊的熱量。通過使用已內(nèi)置于處理器中的高性能結(jié)構(gòu)（如 PCIe）和優(yōu)化的軟件中間件（如共享內(nèi)存驅(qū)動(dòng)程序、OFED 和用于優(yōu)化矢量處理的 VISPL 庫），現(xiàn)在可以實(shí)現(xiàn)快速開發(fā)和部署當(dāng)今要求苛刻的 ISR 應(yīng)用程序所需的性能、易開發(fā)性和可負(fù)擔(dān)性。

加快 3U VPX ISR 系統(tǒng)的開發(fā)到部署

在選擇在ISR系統(tǒng)中使用的3U COTS板之后，系統(tǒng)集成商在將解決方案從開發(fā)到部署時(shí)面臨的最大挑戰(zhàn)之一是確保這些板在特定設(shè)計(jì)配置中按預(yù)期工作。因此，集成商通常必須將大量時(shí)間和精力集中在開發(fā)和執(zhí)行測試軟件和流程上，以便將任何商用現(xiàn)貨（COTS）板正確集成到其ISR系統(tǒng)中。

預(yù)配置、預(yù)封裝和預(yù)測試的 3U VPX ISR 解決方案可提供更好的解決方案。Curtiss-Wright 國防解決方案開發(fā)了集成的、預(yù)先測試的參考設(shè)計(jì)，這些參考設(shè)計(jì)由測試支持工具和數(shù)據(jù)項(xiàng)提供支持，可用于各種計(jì)算機(jī)密集型應(yīng)用（包括 ISR）的現(xiàn)有開發(fā)程序中。其3U VPX子系統(tǒng)已經(jīng)部署在無人機(jī)上，包括諾斯羅普·格魯曼公司的“全球鷹”和“海衛(wèi)一”。這些參考設(shè)計(jì)旨在滿足特定的關(guān)鍵性能參數(shù) （KPP） 和基準(zhǔn)測試，并由一套軟件工具提供支持，用于根據(jù)程序要求對參考設(shè)計(jì)進(jìn)行性能測試。該嵌入式軟件基礎(chǔ)架構(gòu)的主要功能還包括系統(tǒng)級內(nèi)置測試（BIT）解決方案，可配置的壓力測試套件，基于硬件的后臺(tái)BIT和通用測試集基礎(chǔ)架構(gòu)。

審核編輯：郭婷