PCIe技術(shù)隨著數(shù)據(jù)中心計(jì)算能力訴求不斷的提升,其迭代更新速度也在不斷加快。PCIe 4.0的應(yīng)用剛開始普及,支持PCIe 5.0的產(chǎn)品也已開始出現(xiàn)。由于速率的翻倍(單通道32Gb/s),相比PCIe 4.0,不論是板卡還是芯片,PCIe 5.0的設(shè)計(jì)和調(diào)測(cè)都會(huì)面臨更大的挑戰(zhàn),啟威測(cè)實(shí)驗(yàn)室引進(jìn)59GHz示波器,以滿足最新的PCIe技術(shù);
讓我們先了解一下今天的主角59GHz示波器,請(qǐng)看設(shè)備照片:技術(shù)參數(shù)如下:.59GHz 示波器
商品型號(hào):
DPO75902SX
帶寬:
59 GHz 采樣率:200 GS/s,
配套軟件:
PCIe 4.0、PCIe 5.0、DDR4、LPDDR4、DDR5、LPDDR5、USB3.2、USB4.0、HDMI2.1等一致性測(cè)試軟件。
PCIe 5.0是PCIe發(fā)展的重要分水嶺,今天我們重點(diǎn)來(lái)講PCIe 5.0。01PCIe 5.0定義結(jié)合應(yīng)用需求,計(jì)算單元、網(wǎng)絡(luò)單元和存儲(chǔ)單元的動(dòng)態(tài),PCIe 5.0定義的愿景是:“數(shù)據(jù)中心/云計(jì)算的游戲規(guī)則改變者,對(duì)未來(lái)替代協(xié)議的內(nèi)置支持?!?/p>
PCIe 5.0具備修改了的訓(xùn)練序列(TS1&TS2),帶有用于未來(lái)的替代協(xié)議的ID的新字段和增強(qiáng)的預(yù)編碼。這標(biāo)志著PCIe標(biāo)準(zhǔn)的開放,允許未來(lái)的協(xié)議利用一些經(jīng)過(guò)驗(yàn)證的PCIe固件和軟件堆棧,并擴(kuò)展PCIe的范圍和功能——簡(jiǎn)單地說(shuō),未來(lái)PCIe的物理層可以接受不同協(xié)議的連接。PCIe 5.0為人工智能/機(jī)器學(xué)習(xí)(AI/ML)、數(shù)據(jù)中心、邊緣、5G基礎(chǔ)設(shè)施和圖形領(lǐng)域的下一代應(yīng)用提供高帶寬和低延遲連接。
圖3 PCI-SIG公布的PCIe帶寬路線圖
02PCIe 5.0面臨的挑戰(zhàn)PCIe 4.0對(duì)通道損耗的要求是8GHz小于28dB,而PCIe 5.0則是16GHz小于36dB。PCIe 5.0相對(duì)于4.0的速率提高了一倍,損耗要求卻沒(méi)有下降太多。大致相當(dāng)于對(duì)于硬件設(shè)計(jì)的損耗控制要求提高了幾乎一倍。
圖4 PCIe1.0~PCIe5.0參數(shù)比較
由于PCIe 4.0醞釀和培育市場(chǎng)的時(shí)間比較長(zhǎng),為了確保長(zhǎng)距離傳輸中的信號(hào)質(zhì)量,PCIe 4.0階段首次引入了信號(hào)調(diào)節(jié)的概念。有兩種信號(hào)調(diào)節(jié)功能的器件供選擇:ReDriver(中繼器)和ReTimer(重定時(shí)器)。
ReDriver功能相對(duì)簡(jiǎn)單,通過(guò)發(fā)射端的驅(qū)動(dòng)器和接收端的濾波器,提升信號(hào)強(qiáng)度,實(shí)現(xiàn)對(duì)損耗的補(bǔ)償,進(jìn)而使得眼圖的窗口變大,讓整個(gè)PCIe通道看起來(lái)有更小的衰減。由于ReDriver有沒(méi)涉及到任何協(xié)議相關(guān)的內(nèi)容,所以其兩端的PCIe設(shè)備是無(wú)法感知到ReDriver器件的存在的。ReDriver在PCI-SIG中已經(jīng)標(biāo)準(zhǔn)化,產(chǎn)品也有標(biāo)準(zhǔn)封裝。
ReTimer相對(duì)于ReDriver增加了CDR(Clock& DataRecovery)電路,它是一種數(shù)字信號(hào)和模擬信號(hào)混合設(shè)備。進(jìn)入ReTimer的模擬信號(hào)會(huì)被還原成數(shù)字信號(hào),再重新變成模擬信號(hào)發(fā)出去。由于ReTimer增加了一次信號(hào)整理的過(guò)程,它可以消除信號(hào)的抖動(dòng),而ReDriver不能消除抖動(dòng)。既然ReTimer可以處理數(shù)字信號(hào),它也是與協(xié)議相關(guān)的,這就帶來(lái)的兩個(gè)問(wèn)題:數(shù)據(jù)處理過(guò)程增加了時(shí)延,因此一條PCIe鏈路中最多使用2個(gè)ReTimer,否則延遲太大;ReTimer成本較高,且應(yīng)與協(xié)議的版本匹配。
在PCIe 4.0的系統(tǒng)中,建議在主板、背板等部分使用ReTimer來(lái)確保時(shí)序的同步,但不是必須的,可以根據(jù)布線的距離來(lái)決定。但到了PCIe 5.0階段,ReTimer已經(jīng)是必選項(xiàng),具體在整體鏈路中的哪個(gè)位置安排ReTimer需要謹(jǐn)慎考慮。 03啟威測(cè)SI實(shí)驗(yàn)室PCIe 5.0測(cè)試方案
PCIE 5.0 測(cè)試方案
發(fā)送、接收端測(cè)試規(guī)范:
發(fā)送端的測(cè)項(xiàng)包含:
Tx Signal Quality Test
Tx Preset Test
Tx LEQ Test
Tx Initial TXEQ Test
Lane Margining Test
PLL Test
CLK Test
System Tx Diagrams
AIC Tx Diagrams
接收端的測(cè)項(xiàng)包含:
RxBERT Test
RxLEQ Test
/
審核編輯 :李倩
-
示波器
+關(guān)注
關(guān)注
113文章
6173瀏覽量
184358 -
數(shù)據(jù)中心
+關(guān)注
關(guān)注
16文章
4644瀏覽量
71906 -
PCIe
+關(guān)注
關(guān)注
15文章
1211瀏覽量
82372
原文標(biāo)題:泰克59GHz示波器到了,需要PCIE4.0/ 5.0信號(hào)質(zhì)量測(cè)試驗(yàn)證的看過(guò)來(lái)
文章出處:【微信號(hào):阿寶1990,微信公眾號(hào):阿寶1990】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論