鐵電材料憶阻器的發(fā)展歷程和研究進(jìn)展

前言

近幾十年來，隨著信息科技的飛速發(fā)展，計算機(jī)的計算能力稱幾何式上升，各種新興的電子設(shè)備對海量的信息進(jìn)行分析、處理和存儲，為人類生活帶來了便利，也拉開了大數(shù)據(jù)時代的序幕。信息數(shù)據(jù)的爆炸式增長，對器件的功耗和穩(wěn)定性等性能提出更高的要求。隨著傳統(tǒng)馮諾伊曼計算存儲體系架構(gòu)接近其存儲容量與尺寸大小的極限，學(xué)術(shù)界和工業(yè)界出現(xiàn)了向人類大腦存算一體研究的趨勢，憶阻器作為新興的納米存儲器件應(yīng)用而生。憶阻器全名為記憶電阻器，是一種代表磁通量和電荷之間關(guān)系的雙端非線性無源器件，在集成電路和人工智能領(lǐng)域有非常大的發(fā)展?jié)摿Γ怯捎诓牧虾椭苽浞椒ǖ牟煌?，使得憶阻器件有著不同的?yōu)點以及應(yīng)用于不同的場景。

在《存算一體存儲器件淺談（1）：二維材料存儲器》和《存算一體存儲器件淺談（2）：氧化物基憶阻器》中，我們詳細(xì)了解了二維材料存儲器[1]和氧化物基憶阻器的研究進(jìn)展[2]。本文將聚焦于鐵電材料憶阻器的發(fā)展歷程和研究進(jìn)展。

1.鐵電存儲器分類

圖1.鐵電存儲器分類

鐵電存儲器在種類上可以分為三大類，包括鐵電隨機(jī)存儲器（Ferroelectric RAM, FeRAM)，鐵電場效應(yīng)晶體管（Ferroelectric FET，F(xiàn)eFET）和鐵電隧道結(jié)（Ferroelectric tunnel junction，F(xiàn)TJ）。FeRAM 是一種與 DRAM 結(jié)構(gòu)類似的非易失存儲器，其基本結(jié)構(gòu)單元都是由一個電容器和一個晶體管組成（1T1C)，但只是用鐵電電容器代替了介電電容器，傳統(tǒng)的鐵電隨機(jī)存儲器有著復(fù)雜的結(jié)構(gòu)以及破壞性的讀出等問題，這些都限制了鐵電存儲器的發(fā)展。FeFET是在MOSFET 的基礎(chǔ)上，把柵極 SiO2絕緣材料更換為高介電常數(shù)的鐵電材料即得，它可以實現(xiàn)對信息的非破壞性的讀取，同時還具備非易失性、高速寫入、高耐受度、低功耗等優(yōu)點，但是依舊存在集成度、可靠性和成本等問題。鐵電隧道結(jié)它是由幾個晶胞厚度的鐵電薄膜夾在兩個不同的電極中間構(gòu)成的三明治結(jié)構(gòu)，F(xiàn)TJ 結(jié)構(gòu)具有最明顯的特征稱為隧穿電致阻變效應(yīng)（Tunneling electroresistance）[3]，即通過外加場改變中間超薄鐵電層的極化方向，從而引起 FTJ 電阻的變化。其中 FTJ 是基于憶阻器原理，實際上是一種有記憶功能的非線性電阻器，屬于憶阻器技術(shù)，本文將著重討論。

2.材料的鐵電性研究

對材料鐵電性的研究最早可以追溯到 1920 年 Valasek 發(fā)現(xiàn)羅息鹽晶體（斜方晶系）鐵電電滯回線[4]，迄今為止，已發(fā)現(xiàn)的具有鐵電性的材料有一千多種。這種特殊的性能是由于其晶胞結(jié)構(gòu)中正負(fù)電荷中心不重合而引發(fā)的電偶極矩現(xiàn)象，單位體積內(nèi)的電偶極矩現(xiàn)場被稱為自發(fā)極化強(qiáng)度（Spontaneous olarization）。自發(fā)極化的取向可以受外加電場的調(diào)控，在交變外電場的作用下，鐵電材料的宏觀極化強(qiáng)度 P 與電場強(qiáng)度 E 的關(guān)系曲線如圖2.所示。

圖2.鐵電材料中典型的 P-E 電滯回線示意圖[5]

2012 年，Chanthbouala, A.等人[6]提出基于 BTO/LSMO 結(jié)構(gòu)的鐵電憶阻器，通過控制疇結(jié)構(gòu)實現(xiàn)電阻的連續(xù)變化。如圖3.所示，鐵電疇在施加一定電壓條件下會發(fā)生連續(xù)的翻轉(zhuǎn)，因此器件在不同的電疇結(jié)構(gòu)下對外會表現(xiàn)出不同的電阻狀態(tài)，解釋了 FTJ 電阻狀態(tài)可調(diào)的原因。

圖3. (a) 電阻在具有不同幅值的脈沖電壓調(diào)制下的 R-V 曲線圖組，表明器件具有多阻態(tài)特性；(b) 電阻與向下取向的鐵電疇所占百分比之間的關(guān)系，表明電阻和鐵電效應(yīng)之間存在很強(qiáng)的相關(guān)性[7]

除了直接調(diào)控 FTJ 疇結(jié)構(gòu)實現(xiàn)器件的憶阻行為，還可以通過極化場來調(diào)控界面載流子的重新分配，引起鐵電層與電極之間的界面勢壘高度或者寬度的連續(xù)變化，從而實現(xiàn)器件電阻的連續(xù)變化[7]。

3.常見的鐵電材料憶阻器

傳統(tǒng)導(dǎo)電細(xì)絲機(jī)制憶阻器的穩(wěn)定性差，測試參數(shù)具有較大的分散性，影響了器件的良率。而鐵電憶阻器可以改善上述的問題，鐵電材料穩(wěn)定的極化狀態(tài)，導(dǎo)致了兩種材料間的勢壘寬度和高度發(fā)生變化，進(jìn)而改變了穿越勢壘層電子的數(shù)量和電阻。因此，鐵電憶阻器憑借其非易失性、低功耗、高穩(wěn)定性，逐漸成為了未來數(shù)據(jù)存儲和計算的強(qiáng)大候選者。其中較為常見的是 PbZr0.52Ti0.48O3 (PZT)、Hf0.5Zr0.5O2 (HZO) 等。

圖4. 鐵電材料憶阻器實例[8-9]

PbZr0.52Ti0.48O3（PZT）中文名叫為鋯鈦酸鉛壓電陶瓷。二十世紀(jì)美國人B.Jaffe 成功制備出鐵電體 PbZrO3和反鐵電體 PbTiO3的固溶鐵電材料PZT[10]，從此，鐵電材料的發(fā)展前進(jìn)了重要的一步。PZT 材料被證明擁有良好的鐵電性、壓電性和介電性，另外，其擁有較高的居里溫度（達(dá)到居里溫度，鐵電體的自發(fā)極化消失）和極化強(qiáng)度。所以 PZT 被廣泛應(yīng)用于制作壓力傳感器、鐵電隨機(jī)存儲器、鐵電場效應(yīng)管及紅外探測器等電子器件。2022年，Zhen Luo[8]等人設(shè)計了一種 Ag/PZT/NSTO 結(jié)構(gòu)的憶阻器，該器件擦寫速度最快可達(dá)亞納秒級，循環(huán)次數(shù)超過 109，可以在 10ns 脈沖電壓下表現(xiàn)出 256 個阻態(tài)。

Hf0.5Zr0.5O2 (HZO) 薄膜的鐵電性最早在 2011 年被報道，該材料克服了 PZT 難以微縮化等缺點，可以在納米級別展現(xiàn)出良好的鐵電性[9]。此外，HZO 與傳統(tǒng)鐵電材料相比，與硅基 CMOS 工藝更加兼容，有望投入產(chǎn)線大規(guī)模生產(chǎn)。2020年，河北大學(xué)閆小兵課題組制備了一種 Au/Hf0.5Zr0.5O2/p+-Si 結(jié)構(gòu)的憶阻器，該器件具有穩(wěn)定的多值存儲能力，以及高達(dá) 1500% 的開關(guān)比，器件的電阻開關(guān)行為可用于模擬生物突觸權(quán)重的變化，即生物突觸學(xué)習(xí)和遺忘過程，如LTP/LTD、STDP 等。為下一代非易失性存儲器和神經(jīng)形態(tài)網(wǎng)絡(luò)的開辟了新的途徑。

4.鐵電存儲器實現(xiàn)存算一體最新進(jìn)展

鐵電憶阻器是目前存算一體領(lǐng)域最有潛力的硬件解決方案，一旦實現(xiàn)突破，將迅速搶占廣大的人工智能以及物聯(lián)網(wǎng)市場。

圖5. 基于 FTJ 的儲備池計算[11]

2021 年，中國科學(xué)院微電子研究所的劉明團(tuán)隊設(shè)計了超薄 (3.5 nm) 鐵電隧道結(jié)進(jìn)行時間數(shù)據(jù)學(xué)習(xí)的節(jié)能而穩(wěn)健的儲層計算系統(tǒng)，該系統(tǒng)以高的能效 (35 pJ) 、處理速度 (500 ns) 和識別精度 (92.3%) 完成數(shù)字序列分類。

圖6. 鐵電憶阻器模擬神經(jīng)突觸功能[12]

2022 年，河北大學(xué)閆小兵教授團(tuán)隊報道了一種全新的材料結(jié)構(gòu)，由 BTO 摻雜低介電系數(shù)材料 CeO2的垂直排列納米復(fù)合 (VANs) 鐵電薄膜作為憶阻介質(zhì)，成功的獲得了硅基外延鐵電薄膜。通過這種新結(jié)構(gòu)的引入，該鐵電憶阻器器件實現(xiàn)了生物突觸模擬功能。通過控制 VANs 結(jié)構(gòu)薄膜的制備溫度，優(yōu)化了鐵電極化反轉(zhuǎn)特性。特別是，該器件的魯棒耐用性可達(dá) 109次循環(huán)。器件的速度也可以達(dá)到10 ns，遠(yuǎn)低于人腦突觸的反應(yīng)。利用寬度為 50 ns 的快速脈沖實現(xiàn)了加、減、乘、除的代數(shù)運(yùn)算。

總結(jié)與展望

鐵電憶阻器憑借其非易失性、低功耗、高穩(wěn)定性等優(yōu)點，成為學(xué)術(shù)界和工業(yè)界爭相研究的熱點。然而，在其大規(guī)模商用之前還有一些問題需要解決：第一：鐵電憶阻器件阻態(tài)的穩(wěn)定性與多阻態(tài)的控制問題。若要滿足存算一體芯片的功能要求，穩(wěn)定的多阻態(tài)是必不可少的。在鐵電憶阻器運(yùn)作過程中，鐵電材料內(nèi)部的氧空穴濃度等外界因素可能對憶阻器的電阻值產(chǎn)生影響，同時憶阻器工作過程產(chǎn)生的焦耳熱也會影響微結(jié)構(gòu)使之產(chǎn)生變化，導(dǎo)致器件不穩(wěn)定。另外，鐵電憶阻器中單一鐵電材料很難形成多個阻態(tài)。第二、CMOS 工藝是目前電子信息半導(dǎo)體材料加工制備的主流工藝，絕大多數(shù)的集成電路都是使用 CMOS 工藝制造出來的，所以憶阻器件與模擬乘加陣列的制備工藝復(fù)雜性與現(xiàn)有 CMOS 產(chǎn)線技術(shù)有兼容性的問題。能否解決上述的兩個問題，是鐵電憶阻器可以投入商用的重中之重。

審核編輯 ：李倩