0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

鎖相環(huán)中的分頻器

加油射頻工程師 ? 來源:加油射頻工程師 ? 作者:加油射頻工程師 ? 2022-11-18 14:07 ? 次閱讀

鎖相環(huán)中的分頻器,是一個神來之筆,有了這個分頻器,一個PCB板上,只需要一個好晶振,就可以獲得幾乎任何頻率的,而且指標(biāo)優(yōu)良的信號

f2fe79b4-66fd-11ed-8abf-dac502259ad0.png

分頻器放置于鎖相環(huán)的反饋回路中,作用是將VCO的高頻率信號以指定的分頻倍數(shù)分頻到參考頻率,然后輸入到鑒相器,與參考時鐘,也就是晶振,進行比較。

頻率低的分頻器,可以用一個通用可編程計數(shù)器實現(xiàn)。

比如說,有一個計數(shù)器,它對輸入時鐘信號的上升沿進行計數(shù),每計到N個上升沿,就輸出一個上升沿,那么這個計數(shù)器就可以看做分頻比為N的分頻器。

但是這種通用可編程計數(shù)器只能在較低的頻率下工作(通常在1GHz以下),所以就不滿足我們射頻上的需要了。而且,退一萬步講,就算頻率上滿足要求了,但是功耗性能也不是最優(yōu)的。

分頻器的輸入端是鎖相環(huán)中工作頻率最高的電路,也是功耗最大的電路。

在射頻鎖相環(huán)的分頻器設(shè)計中,按照工作頻率,將整個分頻器分為前端和后端兩部分。

前端呢,負責(zé)高頻信號的分頻,將高頻信號分頻到較低頻率。

后端呢,可以使用可編程計數(shù)器,進一步將信號分頻至所需的頻率。

前端電路稱為預(yù)定標(biāo)器,最常用的是雙模預(yù)定標(biāo)器,即具有兩個分頻比為N或N+1的預(yù)定標(biāo)器,常見的分頻比有8或9,4或5等,分頻比由一位輸入控制信號來決定。

在現(xiàn)代鎖相環(huán)中,經(jīng)常用到的分頻器是基于雙模預(yù)定標(biāo)器的雙模分頻器,如下圖所示。

f30a95f0-66fd-11ed-8abf-dac502259ad0.png

其中,預(yù)定標(biāo)器由控制信號控制其分頻比為N或者N+1,P和S為兩個可編程計數(shù)器,這里分別設(shè)置為分頻比P和S,并且滿足P大于等于S。

雙模分頻器的工作原理是這樣的:

(1) 在一個周期開始時,預(yù)定標(biāo)器設(shè)定為分頻比N+1,即每輸入N+1個振蕩器時鐘沿,預(yù)定標(biāo)器輸出一個時鐘沿給下面的計數(shù)器P和S。

(2) 當(dāng)計數(shù)器S得到S個輸入時鐘沿時,因為S值通常小于P值,所以其首先輸出一個時鐘沿,然后停止計數(shù)。此時,分頻器已接收到S(N+1)個振蕩器時鐘沿。

(3) S計數(shù)器的輸出時鐘沿,改變了預(yù)定標(biāo)器的控制信號,預(yù)定標(biāo)器分頻比改變?yōu)镹,

(4) 在P計數(shù)器接收到下(P-S)個預(yù)定標(biāo)器輸出時鐘沿后,P計數(shù)器計數(shù)達到P,輸出一個時鐘沿,這意味著分頻器又接收到(P-S)*N個振蕩器時鐘沿。

(5) P計數(shù)器的輸出時鐘沿重置整個分頻器,一個分頻器周期就結(jié)束了。

這樣,在一個分頻器周期內(nèi),總共接收到S(N+1)+(P-S)N,也就是PN+S個振蕩器時鐘沿,這樣就實現(xiàn)了PN+S的分頻比,其中P大于或等于S。

這樣的話,只要改變S的值,就可以使分頻比以1的步進變化。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 鎖相環(huán)
    +關(guān)注

    關(guān)注

    35

    文章

    583

    瀏覽量

    87655
  • 分頻器
    +關(guān)注

    關(guān)注

    43

    文章

    447

    瀏覽量

    49752

原文標(biāo)題:鎖相環(huán)中的分頻器

文章出處:【微信號:加油射頻工程師,微信公眾號:加油射頻工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    基于可編程邏輯芯片和CPU實現(xiàn)數(shù)字鎖相環(huán)頻率合成器的設(shè)計

    數(shù)字鎖相環(huán)頻率合成系統(tǒng)的工作原理是:鎖相環(huán)對高穩(wěn)定度的基準(zhǔn)頻率(通常由晶體振蕩直接或經(jīng)分頻后提供)進行精確鎖定,環(huán)內(nèi)串接可編程的分頻器,通
    發(fā)表于 07-23 16:47 ?1575次閱讀
    基于可編程邏輯芯片和CPU實現(xiàn)數(shù)字<b class='flag-5'>鎖相環(huán)</b>頻率合成器的設(shè)計

    請問有沒有對TDF8532芯片比較了解的大佬

    想具體了解一下鎖相環(huán)部分,尤其是鎖相環(huán)中分頻器分頻邏輯
    發(fā)表于 06-04 11:04

    基于FPGA的任意分頻器設(shè)計

    本帖最后由 weihu_lu 于 2014-6-19 16:25 編輯 作者:盧威虎1、前言 分頻器是FPGA設(shè)計中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計中還廣泛使用集成鎖相環(huán)(如
    發(fā)表于 06-19 16:15

    傳輸線為2~5米產(chǎn)生的附加抖動易引起鎖相環(huán)失鎖嗎?

    存在10鐘狀態(tài),在每次上電時都能保證是恒定的其中一種狀態(tài)嗎?是否可以把倍頻鎖相環(huán)中分頻器取消而直接實現(xiàn)反饋功能,這樣能保證倍頻輸出時鐘clk_out和輸入時鐘clk_in的相對相位也是恒定的?
    發(fā)表于 09-18 11:14

    如何利用CPLD/FPGA設(shè)計多功能分頻器?

    分頻器在CPLD/FPGA設(shè)計中使用頻率比較高,盡管目前大部分設(shè)計中采用芯片廠家集成的鎖相環(huán)資源 ,但是對于要求奇數(shù)倍分頻(如3、5等)、小數(shù)倍(如2.5、3.5等)分頻、占空比50%
    發(fā)表于 08-12 07:50

    分頻電路由什么構(gòu)成?2.4GHz動態(tài)CMOS分頻器設(shè)計難嗎?

    查詢了一些資料,知道了分頻器鎖相環(huán)電路中的基本單元.是鎖相環(huán)中工作在最高頻率的單元電路。傳統(tǒng)分頻器常用先進的高速工藝技術(shù)實現(xiàn)。如雙極、GaAs、SiGe工藝等。隨著CMOS器件的尺寸
    發(fā)表于 04-07 06:17

    基于adf4351鎖相環(huán)相關(guān)硬件的設(shè)計資料分享

    ADF4351鎖相環(huán)介紹及相關(guān)硬件設(shè)計ADF4351是ADI公司推出的一款集成VCO的鎖相環(huán)芯片。其輸出頻率范圍可配置為35MHZ到4400MHZ,這取決于參考頻率和寄存配置。其內(nèi)部包括整數(shù)N
    發(fā)表于 01-11 07:28

    鎖相環(huán)頻率合成器(Motorola集成電路應(yīng)用技術(shù)叢書)

    鎖相環(huán)頻率合成器(Motorola集成電路應(yīng)用技術(shù)叢書):鎖相環(huán)路設(shè)計基礎(chǔ),鑒相,壓控振蕩,程序分頻器,前置
    發(fā)表于 09-05 08:20 ?0次下載
    <b class='flag-5'>鎖相環(huán)</b>頻率合成器(Motorola集成電路應(yīng)用技術(shù)叢書)

    小數(shù)分頻鎖相環(huán)的工作原理

    議程PLL介紹及小數(shù)分頻鎖相環(huán)的優(yōu)點小數(shù)分頻鎖相環(huán)的錯誤使用小數(shù)分頻鎖相環(huán)詳解參考雜散及如何減少
    發(fā)表于 05-28 14:58 ?0次下載

    基于CPLD/FPGA的多功能分頻器的設(shè)計與實現(xiàn)

    基于CPLD/FPGA的多功能分頻器的設(shè)計與實現(xiàn) 引言   分頻器在CPLD/FPGA設(shè)計中使用頻率比較高,盡管目前大部分設(shè)計中采用芯片廠家集成的鎖相環(huán)資源 ,但是對于要求
    發(fā)表于 11-23 10:39 ?1302次閱讀
    基于CPLD/FPGA的多功能<b class='flag-5'>分頻器</b>的設(shè)計與實現(xiàn)

    MAX9382在鎖相環(huán)中的應(yīng)用

    MAX9382在鎖相環(huán)中的應(yīng)用 該應(yīng)用筆記討論了鑒頻鑒相的指標(biāo)對鎖相環(huán)(PLL)死區(qū)及抖動性能的影響。在使用電荷泵環(huán)路濾波的PLL設(shè)計中,通過產(chǎn)生具有最小脈寬的鑒相輸
    發(fā)表于 01-11 17:54 ?1107次閱讀
    MAX9382在<b class='flag-5'>鎖相環(huán)中</b>的應(yīng)用

    什么是分頻器 分頻器介紹

    什么是分頻器 分頻器介紹     分頻器是指將不同頻段的聲音信號區(qū)分開來,分別給于放大,然后送到相應(yīng)頻段的揚聲中再進行重放
    發(fā)表于 02-05 17:51 ?4327次閱讀

    低雜散鎖相環(huán)中鑒頻鑒相與電荷泵的設(shè)計

    低雜散鎖相環(huán)中鑒頻鑒相與電荷泵的設(shè)計_李森
    發(fā)表于 01-07 22:14 ?3次下載

    利用FPGA技術(shù)實現(xiàn)各類分頻器的設(shè)計

    分頻器是FPGA設(shè)計中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計中還廣泛使用集成鎖相環(huán)(如altera的PLL,Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設(shè)計,但是,對于時鐘要求
    的頭像 發(fā)表于 08-07 08:00 ?9528次閱讀
    利用FPGA技術(shù)實現(xiàn)各類<b class='flag-5'>分頻器</b>的設(shè)計

    鎖相環(huán)中壓控振蕩的固定頻率是怎么確定的?是要和電網(wǎng)頻率一致?

    鎖相環(huán)中的壓控振蕩的固定頻率是怎么確定的?是要和電網(wǎng)頻率一致嗎? 鎖相環(huán)(PLL)是一種常見的電路和控制系統(tǒng),廣泛應(yīng)用于通信、信號處理、時鐘同步等領(lǐng)域。鎖相環(huán)中的壓控振蕩
    的頭像 發(fā)表于 01-31 15:42 ?724次閱讀