0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

JESD204B具體調(diào)試過程

加油射頻工程師 ? 來源:加油射頻工程師 ? 作者:加油射頻工程師 ? 2022-11-18 14:26 ? 次閱讀

說的是一塊數(shù)字采集板的調(diào)試,主要器件也不多,主要是公司的ADCADI時鐘芯片和Xilinx的FPGA,還有一些DC-DC和LDO。

任務(wù)呢,也不復(fù)雜,就是把板子調(diào)通,然后能夠通過軟件,把ADC采集到的數(shù)據(jù)給取出來。

主要難點在于,調(diào)試的軟硬件人員,對JESD204B都不太熟悉,算是臨時拼湊出來的調(diào)試隊伍。

王工,經(jīng)驗豐富的軟件人員,擅長我很多我不會的東西,用的操作系統(tǒng)都是Linux的;可是沒有調(diào)試過204B。

我,算是工作時間長的硬件人員,不過也沒經(jīng)歷過204B的調(diào)試,就那采集板都是費了九牛二虎之力,所幸,雖然所花時間比較長,但是算是一版成,不需要返工。自己了解的那些204B知識,都是看ADI和TI的文檔得來的,也是半懂不懂。

我們這兩個人,就這樣磕磕絆絆地開始了調(diào)試。

關(guān)于這個板子的調(diào)試,公司領(lǐng)導(dǎo)還特別重視,關(guān)鍵還是各個領(lǐng)導(dǎo)都很重視。所以,需要每日在群里匯報調(diào)試進展,要不然,各個領(lǐng)導(dǎo)都會到調(diào)試現(xiàn)場來看一下,那滋味其實也不好受。

經(jīng)常在公司碰到領(lǐng)導(dǎo)們,都會問,板子調(diào)試的怎么樣了?其實,公司領(lǐng)導(dǎo)們都還是很和藹的,我也能理解,確實是很想知道板子的進展。

聽多了,就需要對自己做做心里工作,比如說,領(lǐng)導(dǎo)們問,板子調(diào)試的怎么樣了,就當(dāng)他們在和你打招呼,就像見面問吃飯了沒一樣。要不然,被問一下心里抖一下,問一下抖一下,就沒法靜心調(diào)東西了。心靜,遇到問題才能解決問題。

前期,調(diào)試都很順利。

電源OK,電腦能識別出FPGA,也能給FPGA燒寫程序。到這一步,我是稍微松了一口氣。

你不知道,每次投完這種多層板回來,我都是戰(zhàn)戰(zhàn)兢兢的,總擔(dān)心出現(xiàn)紕漏,導(dǎo)致板子返工,造成金錢和時間的浪費。

時鐘芯片也很快配置成功,SYSREF和CLK輸出都符合預(yù)期。但是很快問題出現(xiàn)了,204B不通。我查了一下微信記錄,持續(xù)了差不多一周,204B才打通。

調(diào)試到最后,發(fā)現(xiàn)其實是204B的設(shè)計人員把datasheet給寫錯了,導(dǎo)致我們的寄存器配置錯誤。不過,也要感謝這個錯誤,讓我倆,對204B都有了個更深層次的理解。要是一上電就調(diào)試成功了,就不會反復(fù)去看那些資料了。

我們倆,都把xilinx的那篇文檔扎扎實實的看了一遍。

不說具體調(diào)試過程了,因為也有點忘了,只記得一些心得體會了。

像ADI,TI,Xilinx這些大廠的技術(shù)支持都很好,雖然像我們這種級別的公司,很難對接到原廠FAE來服務(wù)。但是,他們官網(wǎng)上的提問論壇都很好,給我印象很深的是TI。一般頭天問的問題,第二天就會有答復(fù)。所以,如果對芯片使用上有什么問題,可以上去提問一下。

看xilinx的文檔時,最好看和軟件相匹配的版本,要不然,可能相同地址的寄存器,代表的意思不一樣。我們就是出現(xiàn)這種情況,隨便從bing上搜索了一下應(yīng)用文檔,見也是官方的,就看了起來。最后才發(fā)現(xiàn),新版本上的寄存器的意思和老版本上有出入,被誤導(dǎo)了不少時間。

有條件的話,還是兩個人一起調(diào)試比較好。有時候?qū)Ψ讲唤?jīng)意的一句話,都可能激發(fā)你的調(diào)試思路。更重要的是,可以避免一個人時思維僵化,自信心喪失。

王工和我,碰到問題,都會先從自己的設(shè)計找原因,這也使我倆合作的非常愉快。如果軟硬件人員,互相推脫不是自己的問題,然后就不管了,非常影響項目的進度。

工程不是科研,時間到了,一般都能出個結(jié)果,所以調(diào)不出來的時候,也要用這個激勵一下自己。

11fa0c8e-66fe-11ed-8abf-dac502259ad0.jpg

JESD204B之8b/10b編碼

12155dcc-66fe-11ed-8abf-dac502259ad0.jpg

JESD204B傳輸層

123640dc-66fe-11ed-8abf-dac502259ad0.jpg

JESD204標(biāo)準(zhǔn)閱讀后的十項總結(jié)


125895b0-66fe-11ed-8abf-dac502259ad0.jpg

JESD204B(一)




審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1625

    文章

    21628

    瀏覽量

    601252
  • ldo
    ldo
    +關(guān)注

    關(guān)注

    35

    文章

    1889

    瀏覽量

    153068
  • DC-DC
    +關(guān)注

    關(guān)注

    30

    文章

    1921

    瀏覽量

    81354
  • CLK
    CLK
    +關(guān)注

    關(guān)注

    0

    文章

    127

    瀏覽量

    17105
收藏 人收藏

    評論

    相關(guān)推薦

    JESD204B的系統(tǒng)級優(yōu)勢

    作者:Sureena Gupta如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計,沒準(zhǔn)聽說過新術(shù)語“JESD204B”。我在工作中看到過很多工程師詢問有關(guān) JESD204B 接口的信息以及它如何同
    發(fā)表于 09-18 11:29

    JESD204B生存指南

    JESD204B生存指南
    發(fā)表于 05-28 12:08

    JESD204B串行接口時鐘的優(yōu)勢

    摘要 隨著數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換速率越來越高,JESD204B 串行接口已經(jīng)越來越多地廣泛用在數(shù)模轉(zhuǎn)換器上,其對器件時鐘和同步時鐘之間的時序關(guān)系有著嚴(yán)格需求。本文就重點講解了JESD204B 數(shù)模轉(zhuǎn)換器
    發(fā)表于 06-19 05:00

    JESD204B是什么工作原理?控制字符是什么?

    JESD204B的工作原理JESD204B的控制字符
    發(fā)表于 04-06 06:01

    如何讓JESD204B在FPGA上工作?FPGA對于JESD204B需要多少速度?

    的模數(shù)轉(zhuǎn)換器(ADC)和數(shù)模轉(zhuǎn)換器(DAC)支持最新的JESD204B串行接口標(biāo)準(zhǔn),出現(xiàn)了FPGA與這些模擬產(chǎn)品的最佳接口方式問題。FPGA一直支持千兆串行/解串(SERDES)收發(fā)器。然而在過去,大多數(shù)ADC
    發(fā)表于 04-06 09:46

    JESD204B協(xié)議有什么特點?

    在使用最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計系統(tǒng)時,我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與 FPGA 通信。那么在解決 ADC 至 FPGA
    發(fā)表于 04-06 06:53

    如何去實現(xiàn)JESD204B時鐘?

    JESD204B數(shù)模轉(zhuǎn)換器的時鐘規(guī)范是什么?JESD204B數(shù)模轉(zhuǎn)換器有哪些優(yōu)勢?如何去實現(xiàn)JESD204B時鐘?
    發(fā)表于 05-18 06:06

    JESD204B協(xié)議介紹

    在使用我們的最新模數(shù)轉(zhuǎn)換器 (ADC) 和數(shù)模轉(zhuǎn)換器 (DAC) 設(shè)計系統(tǒng)時,我已知道了很多有關(guān) JESD204B 接口標(biāo)準(zhǔn)的信息,這些器件使用該協(xié)議與 FPGA 通信。此外,我還在 E2E 上的該
    發(fā)表于 11-21 07:02

    JESD204B的優(yōu)勢

    如果您有接觸使用 FPGA 的高速數(shù)據(jù)采集設(shè)計,沒準(zhǔn)聽說過新術(shù)語“JESD204B”。我在工作中看到過很多工程師詢問有關(guān) JESD204B 接口的信息以及它如何同 FPGA 協(xié)作。他們特別感興趣
    發(fā)表于 11-23 06:35

    JESD204B SystemC module 設(shè)計簡介(一)

    和RTL代碼的編寫。設(shè)計以最新的版本JESD204B.01(July 2011)為參考,設(shè)計根據(jù)數(shù)據(jù)流的傳輸分為傳輸層、數(shù)據(jù)鏈路層、物理成進行代碼的編寫,其中JESD204B的模擬特性在本設(shè)計中因為無法實現(xiàn),所以并沒有做過多的描述,具體
    發(fā)表于 11-17 09:36 ?3223次閱讀
    <b class='flag-5'>JESD204B</b> SystemC module 設(shè)計簡介(一)

    JESD204B標(biāo)準(zhǔn)及演進歷程

    在從事高速數(shù)據(jù)擷取設(shè)計時使用FPGA的人大概都聽過新JEDEC標(biāo)準(zhǔn)「JESD204B」的名號。近期許多工程師均聯(lián)絡(luò)德州儀器,希望進一步了解 JESD204B 接口,包括與FPGA如何互動、JESD204B如何讓他們的設(shè)計更容易執(zhí)
    發(fā)表于 11-18 02:57 ?1.4w次閱讀

    如何構(gòu)建您的JESD204B 鏈路

    如何構(gòu)建您的JESD204B 鏈路
    發(fā)表于 11-04 09:52 ?3次下載
    如何構(gòu)建您的<b class='flag-5'>JESD204B</b> 鏈路

    理解JESD204B協(xié)議

    理解JESD204B協(xié)議
    發(fā)表于 11-04 09:52 ?4次下載
    理解<b class='flag-5'>JESD204B</b>協(xié)議

    JESD204B:適合您嗎?

    JESD204B:適合您嗎?
    發(fā)表于 11-07 08:07 ?0次下載
    <b class='flag-5'>JESD204B</b>:適合您嗎?

    JESD204B鏈路中斷時的基本調(diào)試技巧

    本文旨在提供發(fā)生 JESD204B 鏈路中斷情況下的調(diào)試技巧簡介
    的頭像 發(fā)表于 07-10 16:32 ?1588次閱讀
    <b class='flag-5'>JESD204B</b>鏈路中斷時的基本<b class='flag-5'>調(diào)試</b>技巧